-
公开(公告)号：CN103594364A
公开(公告)日：2014-02-19
申请号：CN201210289041.8
申请日：2012-08-14
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/336
CPC分类号： H01L29/66568 , H01L29/665
摘要： 本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，且在所述半导体衬底上形成有位于所述栅极结构两侧且紧靠所述栅极结构的侧壁结构；对所述栅极结构两侧的半导体衬底中将要形成源区和漏区的区域实施离子注入；在所述半导体衬底上形成一绝缘层，以填充位于所述栅极结构两侧的所述实施离子注入的区域上方的区域；执行一退火过程，以活化所述实施离子注入的区域中的注入离子；去除所述绝缘层；在所述栅极结构的顶部以及所述源区和所述漏区的表面形成硅化镍层，其中，在所述退火过程中，所述侧壁结构下方的半导体衬底中不会形成硅晶格错位边界。根据本发明，能够阻止硅化镍对半导体器件沟道区的侵蚀。
-
公开(公告)号：CN103165431A
公开(公告)日：2013-06-19
申请号：CN201110428309.7
申请日：2011-12-19
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/28 , H01L21/336
摘要： 一种栅介质层及MOS晶体管的形成方法。其中栅介质层的形成方法，包括：提供半导体衬底；于半导体衬底上形成二氧化硅层；在至少一次高功率高占空比条件下，于二氧化硅层表面注入氮离子；在各次高功率高占空比条件下注入氮离子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子。本发明保证了氮氧化硅层的氮元素分布更接近表面，在表面的比例更大，又避免了氮离子对半导体衬底的破坏，提高了半导体器件的性能。
-
公开(公告)号：CN1309637C
公开(公告)日：2007-04-11
申请号：CN03141694.2
申请日：2003-07-18
申请人： 中芯国际集成电路制造(上海)有限公司
摘要： 本发明关于一种钢瓶储藏搬运箱，包含一箱本体，其内部提供有多个扣环，以固定容纳在钢瓶储藏搬运箱中的钢瓶，和左右两壁外侧设置把手；一上盖；一连接机构，其使上盖可开启的覆盖且连接在该箱本体上；一锁机构，其使上盖固定盖住该箱本体；和一垫圈，其提供在该箱本体和上盖间，以密封该钢瓶储藏搬运箱。
-
公开(公告)号：CN104425364B
公开(公告)日：2017-09-29
申请号：CN201310407726.2
申请日：2013-09-09
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 吴兵
IPC分类号： H01L21/768
摘要： 本发明提出一种连接线的形成方法，在刻蚀层间介质层暴露出半导体衬底之后，接着在暴露出的半导体衬底表面形成接触层，对所述接触层进行退火处理，使接触层能够扩散至半导体衬底内，从而降低后续形成连接线与所述半导体衬底之间的接触电阻。
-
公开(公告)号：CN103165431B
公开(公告)日：2016-08-31
申请号：CN201110428309.7
申请日：2011-12-19
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/28 , H01L21/336
摘要： 一种栅介质层及MOS晶体管的形成方法。其中栅介质层的形成方法，包括：提供半导体衬底；于半导体衬底上形成二氧化硅层；在至少一次高功率高占空比条件下，于二氧化硅层表面注入氮离子；在各次高功率高占空比条件下注入氮离子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子。本发明保证了氮氧化硅层的氮元素分布更接近表面，在表面的比例更大，又避免了氮离子对半导体衬底的破坏，提高了半导体器件的性能。
-
公开(公告)号：CN105845591A
公开(公告)日：2016-08-10
申请号：CN201510023599.5
申请日：2015-01-16
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/66
摘要： 本发明提供一种监测离子注入角度的方法，包括：提供监测晶圆，所述监测晶圆包括半导体衬底以及形成于所述半导体衬底正面的沟槽以及覆盖所述沟槽底部以及侧壁和所述半导体衬底表面的多晶硅层，其中，所述多晶硅层未进行掺杂；对所述多晶硅层进行沿一个方向的倾斜离子注入，其中，定义所述倾斜离子注入方向与竖直方向的锐角夹角为注入角度α；去除未掺杂多晶硅层，并测量位于所述沟槽底部的被去除的未掺杂多晶硅层的宽度w，以及位于所述沟槽侧壁上的剩余掺杂多晶硅层的高度h；以公式计算所述注入角度α。根据本发明的方法，提供监测晶圆通过非电学方法监测离子注入角度，该方法简单，易操作，分析周期短，测量数据准确。
-
公开(公告)号：CN102569080B
公开(公告)日：2015-04-01
申请号：CN201010600601.8
申请日：2010-12-22
IPC分类号： H01L21/336 , H01L21/265 , H01L21/28
摘要： 本发明公开了一种用于制造NMOS半导体器件的方法，所述方法包括下列步骤：提供半导体前端器件，包括衬底和位于所述衬底上的栅极；对所述半导体前端器件的衬底进行N型离子注入，用以形成NMOS器件的源漏区；对所述NMOS器件的源漏区进行硅或碳的离子注入，其中所述硅或碳的离子注入是以相对于垂直于衬底表面的方向的倾斜角度进行的；对所述半导体前端器件进行应力记忆技术处理；以及对所述半导体前端器件进行退火，用以在所述NMOS器件的源漏区表面形成自对准硅化物。根据本发明的制造NMOS半导体器件的方法，能够有效地在形成自对准多晶硅化物期间降低镍侵蚀，并防止结的漏电和源漏击穿电压的性能变差，以便提高半导体器件生产的良品率。
-
公开(公告)号：CN102347265B
公开(公告)日：2014-07-02
申请号：CN201010245598.2
申请日：2010-07-28
IPC分类号： H01L21/76 , H01L21/266 , H01L23/532
摘要： 本发明提供了一种防止存储器穿通电压降低的方法，包括：提供半导体衬底，所述半导体衬底上形成有多条字线和多条位线；在所述字线和位线上形成掩膜层，所述掩膜层露出相邻字线和相邻位线之间的半导体衬底；以所述掩膜层为掩膜，对所述掩膜层露出的半导体衬底进行绝缘离子注入；对所述半导体衬底中注入的离子进行退火，在所述半导体衬底内形成防穿通区。本发明的方法防止存储器的穿通电压降低。
-
公开(公告)号：CN103035523A
公开(公告)日：2013-04-10
申请号：CN201110298001.5
申请日：2011-09-30
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/336 , H01L21/28 , H01L21/283
摘要： 一种晶体管形成方法，包括：提供衬底，所述衬底表面的材料含硅，所述衬底表面具有栅极；在所述栅极的表面以及衬底暴露的表面形成侧墙介质层；向所述侧墙介质层掺入碳离子；掺入碳离子后，刻蚀所述侧墙介质层，形成位于栅极侧壁的掺碳的侧墙；形成所述掺碳侧墙后，在栅极两侧的衬底内形成源、漏极；在所述源、漏极表面，及栅极表面形成金属层，所述金属层含镍；对所述金属层进行退火处理，镍与衬底表面的硅以及栅极表面的硅发生反应，形成镍硅化物层。通过本发明所提供的晶体管形成方法，可以提高晶体管的可靠性。
-
公开(公告)号：CN102347265A
公开(公告)日：2012-02-08
申请号：CN201010245598.2
申请日：2010-07-28
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/76 , H01L21/266 , H01L23/532
摘要： 本发明提供了一种防止存储器穿通电压降低的方法，包括：提供半导体衬底，所述半导体衬底上形成有多条字线和多条位线；在所述字线和位线上形成掩膜层，所述掩膜层露出相邻字线和相邻位线之间的半导体衬底；以所述掩膜层为掩膜，对所述掩膜层露出的半导体衬底进行绝缘离子注入；对所述半导体衬底中注入的离子进行退火，在所述半导体衬底内形成防穿通区。本发明的方法防止存储器的穿通电压降低。
-
-
-
-
-
-
-
-
-
搜索结果
35 条记录 (耗时 0.051 秒)
