公开(公告)号：CN117634381A

公开(公告)日：2024-03-01

申请号：CN202311358369.5

申请日：2023-10-19

申请人： 北京汤谷软件技术有限公司

发明人： 暴宇 ,  马飞 ,  李俊华 ,  李君豪

IPC分类号： G06F30/343 ,  G06F30/34

摘要： 本发明公开了基于UCF的FPGA系统分割方法，涉及FPGA系统分割技术领域，包括以下步骤：S1、获取文件：获取EDIF网表和UCF文件，S2、标注命名：遍历EDIF网表中的每个基本逻辑单元，根据用户设计电路时在电路描述中对不同模块进行的标注命名，并将这些标注名称记录在UCF文件中，根据每个基本逻辑单元的标注命名，为每个基本逻辑单元增加分割属性。本发明可以将大规模电路设计分割成多个子电路，分配到多个FPGA芯片中去执行，这可以使得电路设计更加灵活、可调整，同时也可以提高系统的稳定性和性能，并且将电路设计分割成多个子电路并分配到多个FPGA芯片中执行，可以使得系统的吞吐量和响应时间得到提升。

公开(公告)号：CN117077586B

公开(公告)日：2024-01-19

申请号：CN202311330128.X

申请日：2023-10-16

申请人： 北京汤谷软件技术有限公司

发明人： 马飞 ,  李君豪

IPC分类号： G06F30/33 ,  G06F9/50 ,  G06N20/00

摘要： 本发明提供一种电路设计的寄存器传输级资源预测方法、装置及设备，所述方法包括：获取目标电路设计的寄存器传输级RTL代码；对所述RTL代码进行语法特征分析，得到与硬件资源相关的目标特征信息；将所述目标特征信息输入现场可编程逻辑门阵列FPGA片上资源预测模型进行资源预测处理，得到所述目标电路设计的预测硬件资源；所述FPGA片上资源预测模型包括对硬件资源预测的多层全连接层，所述多层全连接层用于对所述硬件资源进行回归预测。本发明的方案可以在不进行布线的情况下快速且准确的预估电路设计的FPGA片上资源，有利于提高电路设计的原型验证效率。

公开(公告)号：CN117077587A

公开(公告)日：2023-11-17

申请号：CN202311330273.8

申请日：2023-10-16

申请人： 北京汤谷软件技术有限公司

发明人： 马飞 ,  李君豪

IPC分类号： G06F30/33 ,  G06N3/08

摘要： 本发明提供一种电路设计的资源预测方法、装置及设备，所述方法包括：获取目标电路设计的寄存器传输级RTL代码；对所述RTL代码进行特征提取分析，得到目标资源特征信息；将所述目标资源特征信息输入资源预测模型进行资源预测处理，得到所述目标电路设计的预测资源；所述资源预测模型根据硬件描述语言数据集对预设神经网络模型进行交叉验证训练得到。本发明的方案可以对电路设计的验证资源进行估算，提高电路设计原型验证的效率。