基于UCF的FPGA系统分割方法
    1.
    发明公开

    公开(公告)号:CN117634381A

    公开(公告)日:2024-03-01

    申请号:CN202311358369.5

    申请日:2023-10-19

    IPC分类号: G06F30/343 G06F30/34

    摘要: 本发明公开了基于UCF的FPGA系统分割方法,涉及FPGA系统分割技术领域,包括以下步骤:S1、获取文件:获取EDIF网表和UCF文件,S2、标注命名:遍历EDIF网表中的每个基本逻辑单元,根据用户设计电路时在电路描述中对不同模块进行的标注命名,并将这些标注名称记录在UCF文件中,根据每个基本逻辑单元的标注命名,为每个基本逻辑单元增加分割属性。本发明可以将大规模电路设计分割成多个子电路,分配到多个FPGA芯片中去执行,这可以使得电路设计更加灵活、可调整,同时也可以提高系统的稳定性和性能,并且将电路设计分割成多个子电路并分配到多个FPGA芯片中执行,可以使得系统的吞吐量和响应时间得到提升。

    一种基于大数据的芯片原型验证报文传输管理方法及系统

    公开(公告)号:CN117082010A

    公开(公告)日:2023-11-17

    申请号:CN202311339414.2

    申请日:2023-10-17

    发明人: 暴宇 李俊华 于鑫

    摘要: 本发明公开了一种基于大数据的芯片原型验证报文传输管理方法及系统,属于传输管理技术领域。首先,采集传输网络中所有报文数据和信道数据,对采集的数据进行分析,为每份报文选取合适的信道类型;其次,计算每份报文的最大传输时间以及每份报文在每条信道上的传输时间,为每份报文划分出一个可选信道范围;然后,分别为每份报文定选传输信道,对最大传输时间内不能完成传输的报文进行拆分,重新分配信道;最后,当所有信道都满载不能满足报文传输需求的情况下进行预警,交由人工决策。本发明针对网络传输过程中的信道资源分配效率低的问题提出解决方案,通过综合分析报文传输需求和信道使用情况来进一步提高报文传输效率和信道利用率。

    一种基于芯片FPGA原型验证设备的互联接口测试方法

    公开(公告)号:CN115269293A

    公开(公告)日:2022-11-01

    申请号:CN202210914015.3

    申请日:2022-07-31

    摘要: 本申请涉及计算机技术领域,具体而言,涉及一种基于芯片FPGA原型验证设备的互联接口测试方法,将芯片FPGA原型验证硬件设备与芯片FPGA原型验证软件终端进行连接,并将硬件设备上的待测试互联接口通过线缆相互连接,通过芯片FPGA原型验证软件终端进行网络设置和芯片配置,然后根据调试模块的控制按键进行互联接口的测试,根据芯片FPGA原型验证软件终端的指示灯进行互联接口测试结果信息的显示,最后采集汇总互联接口测试的结果。本申请通过芯片FPGA原型验证软件终端控制芯片FPGA原型验证设备测试,使得用户自己可以随时开始测试,并且一次测试即可发现很多互联接口是否存在问题,便于用户找到互联接口存在的问题,减少维修时间和成本。

    一种多芯片间通信数据传输稳定的装置

    公开(公告)号:CN116581097B

    公开(公告)日:2023-09-29

    申请号:CN202310841234.8

    申请日:2023-07-11

    摘要: 本申请公开了应用于芯片领域的一种多芯片间通信数据传输稳定的装置,该装置通过将多个芯片插在预先设计好传输接口的数据传输电路板上来进行多芯片间的数据传输,通过芯片有效提高数据传输电路板与芯片连接的稳定性,在芯片盖上填充冷却液对芯片进行降温,先利用定磁条和磁板的磁吸力进行初步的固定,再利用多个芯片工作产生的热量使形状记忆推杆变形将冷却液挤入到调节腔中,进而让动磁条下移突破隔磁片与磁板的磁吸进行进一步的固定,从而有效避免热胀冷缩作用让数据传输电路板和芯片连接不稳定而影响数据稳定的传输,实现多个芯片与数据传输电路板的稳定连接,有效避免受热胀冷缩的影响,从而有效提高多个芯片之间数据传输的稳定性。

    芯片保护电路的布线测试系统及方法

    公开(公告)号:CN115267485A

    公开(公告)日:2022-11-01

    申请号:CN202210665959.1

    申请日:2022-06-14

    IPC分类号: G01R31/28

    摘要: 本发明公开了芯片保护电路的布线测试系统及方法,包括:数据采集模块,所述数据采集模块获取待测芯片的型号及相应保护电路中布线节点位置;布线节点关系分析模块,所述布线节点关系分析模块获取数据采集模块中得到的待测芯片相应保护电路中布线节点的位置,并分析不同布线中各个布线节点受到的干扰值及不同布线之间的影响值;历史数据处理模块,所述历史数据处理模块获取布线节点关系分析模块得到的分析结果,结合型号与待测芯片相同的芯片的历史数据,获取待测芯片中各条布线对待测芯片保护电路布线故障率的影响值。

    一种无损检测下的芯片质量的评估系统及方法

    公开(公告)号:CN115266743B

    公开(公告)日:2024-02-02

    申请号:CN202210533548.7

    申请日:2022-05-17

    IPC分类号: G01N21/95 G01N21/956

    摘要: 本发明公开了一种无损检测下的芯片质量的评估系统及方法,所述评估系统包括参照信息采集模块、评估信息获取模块和分析评估模块,所述参照信息采集模块预先采集合格芯片的图像信息作为参照信息,所述参照信息包括字符信息、表面信息和管脚信息,所述评估信息获取模块获取待检测芯片的图像为评估图像,对评估图像进行预处理得到待评估信息,所述待评估信息包括待评估字符、待评估表面和待评估管脚,所述分析评估模块对参照信息和待评估信息分析,评估待检测芯片质量是否合格,在评估待检测芯片存在不合格时,输出待检测芯片的不合格内容。