-
公开(公告)号：CN112530813A
公开(公告)日：2021-03-19
申请号：CN202011383320.1
申请日：2020-11-30
Applicant: 复旦大学
IPC: H01L21/50
Abstract: 本公开涉及一种临时键合方法，属于半导体技术领域，能够节省材料成本，降低解键合时间，而且不存在热应力。一种临时键合方法，包括：在衬底上形成嵌套结构的第一类型子嵌套结构，其中所述嵌套结构包括能够相互嵌套的所述第一类型子嵌套结构和第二类型子嵌套结构；在所述衬底的未形成所述第一类型子嵌套结构的区域中制备各种图形和器件；在所述第一类型子嵌套结构和所述图形和器件上形成保护层；在用于临时键合的载板上形成所述第二类型子嵌套结构；以及将所述第一类型子嵌套结构与所述第二类型子嵌套结构进行嵌套互锁。
-
公开(公告)号：CN111769095A
公开(公告)日：2020-10-13
申请号：CN202010561660.2
申请日：2020-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/522 , H01L21/768
Abstract: 本发明属于半导体器件技术领域，具体为一种基于高功能密度硅通孔结构的三维电容电感及制备方法。本发明三维电容电感包括：衬底，形成有硅通孔；三维电容，形成在所述硅通孔的侧壁上，依次包括第一金属层、第二绝缘层和第二金属层；三维电感，由所述硅通孔的中心填充金属和平面厚金属再布线构成；其中，所述硅通孔的侧壁与所述三维电容之间设有第一绝缘层，所述三维电容与所述三维电感之间设有第三绝缘层。本发明能够有效增加集成系统中电容和电感的值，同时能够在三维集成中将电容电感集成在芯片附近，也能提高三维集成中硅通孔的功能密度，提高系统集成中硅的利用率。与其他有机基板上的离散电容电感相比，集成度大大提高。
-
公开(公告)号：CN119521782A
公开(公告)日：2025-02-25
申请号：CN202411704337.0
申请日：2024-11-26
Applicant: 复旦大学
IPC: H10D89/10 , H10D84/82 , H01L23/48 , H01L21/768 , H10D84/03
Abstract: 本发明提供了一种三维集成芯片结构及其布置方法、芯片，所述三维集成芯片结构包括：硅衬底；设于所述硅衬底中的硅通孔阵列，所述硅通孔阵列具有至少一个阵列单元，所述阵列单元包括以矩形或菱形排布的四个硅通孔；设于所述硅衬底中的多个纳米环栅晶体管，多个所述纳米环栅晶体管布置于所述阵列单元的第一区及第二区，所述第一区位于所述阵列单元的中心区域，所述第二区与所述第一区相接，所述第二区靠近所述硅通孔且避开相邻所述硅通孔在预设热负载下的应力集中区域，所述第一区及所述第二区内的纳米环栅晶体管的电学特性波动小于或等于预设范围。本发明可提高三维集成电路的性能。
-
公开(公告)号：CN119447106A
公开(公告)日：2025-02-14
申请号：CN202411591001.8
申请日：2024-11-08
Applicant: 复旦大学
IPC: H01L23/538 , H01L21/603
Abstract: 本发明提供了一种基于互锁结构的混合键合结构及键合方法，所述混合键合结构包括：待键合的第一芯片，其上具有第一氧化硅层及凸出于第一氧化硅层的第一铜连接件；待键合的第二芯片，其上具有第二氧化硅层、设于第二氧化硅层内的凹陷及设于凹陷底部的第二铜连接件，且第二铜连接件的表面设有第一粘附层；待键合的第一芯片及待键合的第二芯片被配置为：在键合前，第一铜连接件凸出第一氧化硅层的高度差小于第一粘附层顶面与第二氧化硅层顶面的高度差，在键合后，第一氧化硅层与第二氧化硅层连接且第一铜连接件伸入凹陷利用第一粘附层与第二铜连接件连接，并以形成互锁结构。本发明用于优化混合键合工艺及键合结构的性能。
-
公开(公告)号：CN117858342A
公开(公告)日：2024-04-09
申请号：CN202410162679.8
申请日：2024-02-05
Applicant: 复旦大学
IPC: H05K1/18 , H05K1/11 , H05K1/03 , H05K1/02 , H05K3/42 , H05K3/02 , H05K3/32 , H01L23/538 , H01L23/15 , H01L21/48 , H01L21/60
Abstract: 本发明提供了一种含玻璃中介层的多波束多通道相控阵芯片封装结构及工艺，所述封装结构包括：玻璃中介层，其具有相对的第一面、第二面，及若干贯穿所述第一面和所述第二面的通孔；至少两个相控阵芯片及至少两个电源管理芯片设于所述第一面，若干无源器件设于所述第一面或所述第二面；及，设于所述第一面、所述第二面上及所述通孔内的布线层，用于电性连接所述相控阵芯片、所述电源管理芯片及所述无源器件。本发明将多波束多通道相控阵芯片所需的多个电源管理芯片及无源器件进行统一布线及阻抗匹配，不仅可显著降低整体的传输距离，减小传输损耗，提高封装结构的性能和稳定性，还可减小封装面积，增大集成密度。
-
Patent Agency Ranking
公开(公告)号：CN115763016A
公开(公告)日：2023-03-07
申请号：CN202211701586.5
申请日：2022-12-28
IPC: H01F27/34 , H01F27/245 , H01F27/30 , H01F1/10 , H01F1/34
Abstract: 本发明提供了一种三维电感器及电子装置，所述三维电感器包括：基板，所述基板具有相对的第一面及第二面；线圈，由若干第一导线和若干第二导线依次连接而成，所述第一导线贯穿所述基板，所述第二导线沿所述第一面及所述第二面延伸；磁芯，设于所述基板内且被所述线圈环绕或包围，包括若干由锆钛酸铅薄膜形成的第一通磁面，所述第一通磁面平行于所述第一导线且若干所述第一通磁面形成环形结构。本发明中，采用锆钛酸铅薄膜覆盖环形沟槽的内壁所形成的薄膜结构作为磁芯不仅在制作工艺上较为容易实现，还可同时提高三维电感器的电感值及品质因子。
-
公开(公告)号：CN115020971A
公开(公告)日：2022-09-06
申请号：CN202210615307.7
申请日：2022-05-31
Applicant: 复旦大学
IPC: H01Q1/38 , H01Q1/22 , H01L23/66 , H01L23/552
Abstract: 本公开涉及半导体器件技术领域，具体地，涉及一种用于芯片间无线互连的集成天线及其制造方法。该用于芯片间无线互连的集成天线包括：介质层和位于介质层内的锥形天线。锥形天线的顶部直径小于底部直径，锥形天线是通过在介质层内的锥形通孔里填充导电物质形成的。本公开提供的技术方案，利用在介质层的锥形通孔内填充导电物质作为发射天线和/或接收天线，电磁波在介质层中传播，实现了芯片与芯片之间无线互连，替代金属有线互连，解决了采用金属有线互连造成的导致芯片功耗、串扰以及平面内和平面外导体布线相关的复杂程度明显增加及限制芯片间高速通信的问题。并且，该锥形天线，相对圆柱形的天线，发射的信号更强，传输距离更远。
-
公开(公告)号：CN113192928A
公开(公告)日：2021-07-30
申请号：CN202110450323.0
申请日：2021-04-25
Applicant: 复旦大学
IPC: H01L23/528 , H01L23/552
Abstract: 本公开涉及一种硅通孔阵列，属于半导体器件领域，能够抑制信号的耦合，提高信号的完整性。一种硅通孔阵列，该硅通孔阵列包括信号硅通孔和屏蔽接地硅通孔，其中，所述信号硅通孔和所述屏蔽接地硅通孔交错排布成正N边形，N≥5。
-
-
公开(公告)号：CN111769096A
公开(公告)日：2020-10-13
申请号：CN202010561677.8
申请日：2020-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/522 , H01L23/48 , H01L21/768
Abstract: 本发明属于半导体封装技术领域，具体为一种基于三维电容电感的通用基板及制备方法。本发明的通用基板，具备同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节。由于，电容电感的电极是分开制备的，可以通过引线键合或再布线对基板上的电容电感进行串联或并联，获得不同电感和电容布局。本发明提供的带有无源器件的通用型基板，不需要每种系统集成时都单独设计基板和无源器件。此外，此种基板有效增大集成系统中电容和电感的值，同时能够在三维集成中将电容电感集成在芯片附近，也能提高三维集成中TSV的功能密度，提高系统集成中硅的利用率。与其他有机PCB板上的离散电容电感相比，集成度大大提高。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.024 seconds)
