一种指静脉特征模板保护方法及装置

    公开(公告)号:CN113033700A

    公开(公告)日:2021-06-25

    申请号:CN202110418099.7

    申请日:2021-04-19

    Applicant: 安徽大学

    Abstract: 本发明适用于生物特征识别技术领域,提供了一种指静脉特征模板保护方法及装置,所述指静脉特征模板保护方法包括:S1、将原始向量和转换后的原始特征向量分别扩列获得特征向量和x∈Rhn;S2、将扩展的原始向量和转化后的原始向量进行合并预处理并获得多维的生物特征矩阵;S3、生成双高斯随机投影矩阵并正交化转换为双高斯随机正交投影矩阵作为外部因子;S4、特征矩阵联合双高斯随机正交投影矩阵运算并展开连接获得一维处理向量;S5、一维处理向量进行不可逆变换获得哈希码;S6、对哈希码采用交叉匹配的方式计算相似度。本发明优点:识别性能稳定,不可逆性高,隐私性好,安全性高。

    用于电荷域SRAM存内计算的混合ADC电路及模块

    公开(公告)号:CN119692261B

    公开(公告)日:2025-05-06

    申请号:CN202510192343.0

    申请日:2025-02-21

    Applicant: 安徽大学

    Abstract: 本发明公开了用于电荷域SRAM存内计算的混合ADC电路及模块,涉及集成电路设计技术领域。本发明的混合ADC电路包括:参考电压选择器、数模转换器、动态比较器、移位寄存器、译码器、逐次逼近控制逻辑、随机数发生器、2个输入开关。本发明将对模拟信号的6bit量化过程分成:先进行高3bit量化、再进行低3bit量化。本发明充分复用了参考电压来进行高3bit量化,大大降低了电路所需的电容数量,节省了电路的面积开销、功耗;本发明使用随机数发生器来控制数模转换器工作,使其在进行低3bit量化时将量化出的结果作为概率比特流,以进行随机域中的串行计算,能够有效降低外围移位累加电路的面积开销及功耗。

    有符号数乘累加运算电路、CIM芯片和电子设备

    公开(公告)号:CN119917061A

    公开(公告)日:2025-05-02

    申请号:CN202510412737.2

    申请日:2025-04-03

    Applicant: 安徽大学

    Abstract: 本申请涉及一种有符号数乘累加运算电路、CIM芯片和电子设备,其中,该有符号数乘累加运算电路包括:权重存储阵列,其包括若干行列分布的存储模块,每个存储模块包括存储单元和NMOS管N5和N6,N5的栅极和漏极分别连接存储单元的存储节点QB和N6的源极,同列N5的源极连接同一位线BL,同行N6的栅极连接同一计算字线IWL,同列N6的漏极连接同一位线SL,位线BL的还连接参考电压,位线SL的还连接地端VSS,对多比特位权重W进行编码形成w=2W+1后按行存储在权重存储阵列中。该电路在更低的时间、面积和功耗开销下实现有符号数据的MAC存内计算,解决了目前有符号数乘累加运算电路的乘累加计算效率较低的问题。

    基于斜坡噪声自适应的多采样SS-ADC电路及模块

    公开(公告)号:CN119543937B

    公开(公告)日:2025-04-25

    申请号:CN202510095961.3

    申请日:2025-01-22

    Applicant: 安徽大学

    Abstract: 本发明涉及图像传感器设计技术领域,具体涉及基于斜坡噪声自适应的多采样SS‑ADC电路及模块。本发明的SS‑ADC电路包括:1个普通斜坡发生部DAC_H、1个低噪声斜坡发生部DAC_L、1个比较器部COMP、1个判断逻辑部LOGIC、2个计数部COUNTER1~COUNTER2、1个选择输出部SELECT。本发明增设了低噪声斜坡发生部DAC_L来提供弱光情况下使用的量化斜坡信号RAMP_L,并通过对光照条件进行判断来选择不同的量化斜坡信号来执行CCMS技术,有效降低了弱光情况下斜坡噪声在量化过程中产生的水平噪声。本发明解决了现有的CCMS技术应用在ADC中无法降低水平噪声的问题。

    一种减小位线耦合电容影响的DRAM阵列电路及模块

    公开(公告)号:CN119360924B

    公开(公告)日:2025-03-11

    申请号:CN202411958430.4

    申请日:2024-12-30

    Applicant: 安徽大学

    Abstract: 本发明涉及DRAM电路设计技术领域,具体涉及一种减小位线耦合电容影响的DRAM阵列电路及模块。本发明包括:目标阵列、参考阵列、奇行灵敏放大器SAk、偶行灵敏放大器SAj、奇行预充电路PREk、奇行开关Sbl,k、奇行开关Sblb,k。本发明将DRAM阵列电路的位线按照奇偶行进行划分,通过对奇行位线增设额外的预充电路、并配合奇行位线与奇行灵敏放大器进行接通或断开,实现奇偶读取;本发明的奇偶读取相较于传统DRAM阵列读取,能够大幅度降低DRAM阵列耦合电容的影响,显著提升DRAM阵列读取结果准确率。本发明解决了传统DRAM阵列电路进行读取时受位线耦合电容影响大的问题。

    基于斜坡噪声自适应的多采样SS-ADC电路及模块

    公开(公告)号:CN119543937A

    公开(公告)日:2025-02-28

    申请号:CN202510095961.3

    申请日:2025-01-22

    Applicant: 安徽大学

    Abstract: 本发明涉及图像传感器设计技术领域,具体涉及基于斜坡噪声自适应的多采样SS‑ADC电路及模块。本发明的SS‑ADC电路包括:1个普通斜坡发生部DAC_H、1个低噪声斜坡发生部DAC_L、1个比较器部COMP、1个判断逻辑部LOGIC、2个计数部COUNTER1~COUNTER2、1个选择输出部SELECT。本发明增设了低噪声斜坡发生部DAC_L来提供弱光情况下使用的量化斜坡信号RAMP_L,并通过对光照条件进行判断来选择不同的量化斜坡信号来执行CCMS技术,有效降低了弱光情况下斜坡噪声在量化过程中产生的水平噪声。本发明解决了现有的CCMS技术应用在ADC中无法降低水平噪声的问题。

    余差脉冲展宽插值量化型列级ADC、CMOS图像传感器

    公开(公告)号:CN119450254A

    公开(公告)日:2025-02-14

    申请号:CN202411578699.X

    申请日:2024-11-07

    Applicant: 安徽大学

    Abstract: 本申请涉及一种余差脉冲展宽插值量化型列级ADC、CMOS图像传感器,其中,该余差脉冲展宽插值量化型列级ADC包括:比较器、余差提取电路、脉冲展宽电路、粗量化计数器、细量化计数器和误差校正电路;比较器用于比较斜坡信号和像素信号,比较器的输出端通过第一与门连接余差提取电路的输入端以及粗量化计数器的输入端;余差提取电路用于提取第一与门的输出下降沿与自身之后的首个时钟上升沿之间的时间差,余差提取电路的输出端连接脉冲展宽电路的输入端以及误差校正电路的输入端;脉冲展宽电路用于对余差提取电路的输出进行展宽,脉冲展宽电路的输出端连接细量化计数器的输入端。解决了目前SSADC的量化速度较慢、时间精度不高的问题。

    一种组合式直流断路器重合闸辅助装置及其参数设计方法

    公开(公告)号:CN118693757B

    公开(公告)日:2024-12-13

    申请号:CN202411194647.2

    申请日:2024-08-29

    Abstract: 本发明提供一种组合式直流断路器重合闸辅助装置及其参数设计方法,涉及柔性直流输电领域,包括双向晶闸管、调压电阻和保护电感;谐振支路上设有谐振电容,双向晶闸管与调压电阻串联,调压电阻与保护电感串联,双向晶闸管与调压电阻、保护电感串联后作为转向回路与谐振支路上的谐振电容并联。在一次开断完成后,利用谐振电容残留的电压通过转向回路进行换向和调整,节省了重合闸所需的第二套转移支路。在发生永久性故障时,可直接通过电压调整输出高频反向电流与短路电流叠加,快速可靠开断永久性故障电流。此外,通过约束条件来确定最优的元件参数值,为组合式直流断路器的重合闸辅助装置提供一种可靠的参数设计方法。

    指数和归一化电路、最大值搜索电路、MAC电路及芯片

    公开(公告)号:CN119045778A

    公开(公告)日:2024-11-29

    申请号:CN202411143115.6

    申请日:2024-08-20

    Applicant: 安徽大学

    Abstract: 本发明属于集成电路技术领域,具体涉及一种指数和归一化电路、最大值搜索电路、MAC电路及芯片,以及集成有浮点型MAC电路的CIM芯片。其中,最大值搜索电路由按列排布的多个比较单元构成,每个比较单元包含3个NMOS管N1~N3,1个PMOS管P1,1个与门AND1,1个或门OR1,一个反相器INV1。该电路采用交叉结构设计,电路更简单,识别速度更快。指数和归一化电路则包括:加法阵列、数据传输模块、最大值搜索电路和输出模块,该电路可以将运算过程的多个工序采用流水线的策略依次完成,并对部分工序进行并行处理,缩短整个任务中的延迟,更高效的处理指数归一化任务,并降低电路的面积开销和功耗水平。本发明解决了现有技术缺乏指数和归一化的专用电路的问题。

    TIADC通道间失配综合校准方法

    公开(公告)号:CN119010907A

    公开(公告)日:2024-11-22

    申请号:CN202411472127.3

    申请日:2024-10-22

    Applicant: 安徽大学

    Abstract: 本申请涉及一种TIADC通道间失配综合校准方法,避免了模拟辅助电路的设置,不需要引入大量的矩阵和傅里叶逆变换运算。本发明提出了一种结构简洁、计算高效的基于三角函数的前景技术来估计时间偏差失配,只需要注入一个已知的正弦信号,通过简单的加/减运算和反三角函数计算,就可以一次性估计出每个通道的采样时刻偏差。同时,所提出的方法可以避免增益失配的影响,并且可以同时估计失调失配。它使用多个低采样率的子ADC组成交错采样阵列,对高速宽带模拟信号进行有效量化。通过相位差消除技术和反正切函数的近似计算,获得了较好的性能,节省了设计资源。解决了目前的TIADC由于存在通道间失配而性能较低的问题。

Patent Agency Ranking