基于冗余结构的控制系统的拒动测试方法和装置

    公开(公告)号:CN106528401A

    公开(公告)日:2017-03-22

    申请号:CN201610862319.4

    申请日:2016-09-28

    IPC分类号: G06F11/36

    摘要: 本发明涉及工业计算机控制的技术领域,提供一种基于冗余结构的控制系统的拒动测试方法和装置;所述测试方法包括:确定所述控制系统冗余结构的冗余部分的数量N和所述控制系统可被触发整体动作需要输出最低冗余部分数量M;确定所述控制系统拒动概率通过指标P,并根据所述指标P,获取所述控制系统中每个冗余部分需要满足的拒动概率通过指标p;根据所述指标p,获取需要试验的最少次数n;向所述控制系统中的一个冗余部分进行测试,如果所述被测试的冗余部分在连续n次测试后,都没有发生拒动,则判定所述控制系统的拒动概率能满足指标P的要求;因此,可以缩短测试时间,提高测试结果可信度,并且简化测试过程。

    一种确定电路板中关键电路模块的方法及装置

    公开(公告)号:CN115389902A

    公开(公告)日:2022-11-25

    申请号:CN202110566392.8

    申请日:2021-05-24

    IPC分类号: G01R31/28

    摘要: 本申请公开了一种确定电路板中关键电路模块的方法及装置,该方法包括:根据核电站系统的功能确定电路板的核心功能;电路板包括电路模块;电路模块包括多个电路器件;对多个电路器件中的每个电路器件进行失效率分析和故障影响分析,获得每个电路器件影响核心功能的故障模式的模式失效率;根据模式失效率获得电路模块的模块失效率;根据模块失效率获得电路模块的关键性;电路板中关键性较高的电路模块为关键电路模块。由此可知,本申请实施例所提供的确定电路板中关键电路模块的方法,可以针对核电站系统对安全性要求极高的特性,确定电路板的核心功能,并根据电路模块中的电路器件对核心功能的影响程度,获得电路板中关键电路模块。

    基于FPGA的集散控制系统中的主处理器及其控制方法

    公开(公告)号:CN105425662B

    公开(公告)日:2019-04-09

    申请号:CN201510751756.4

    申请日:2015-11-06

    IPC分类号: G05B19/042

    摘要: 为了解决现有技术中基于FPGA的DCS中的主处理器可能因为内部逻辑算法多样性导致运算结果可能出错的技术问题,本发明提供一种能够实现算法变量同步的基于FPGA的集散控制系统中的主处理器及其控制方法。主处理器包括:输入接口模块、算法运算模块、输出接口模块,算法运算模块可以对所述输入接口模块的数据进行并行处理,并且输入接口模块和所述输出接口模块中的数据都设置有数据信号值和数据有效位;主处理器还设置有对主处理器运算周期进行分频处理的分频模块,算法运算模块基于分频模块的时钟信号,对输入接口模块的输入参数进行逻辑运算;因此,可以让主处理器在并行处理输入数据的同时,保证所有变量在整个主处理器运算周期内保持信号同步。