调试电路
    11.
    发明授权

    公开(公告)号:CN100568006C

    公开(公告)日:2009-12-09

    申请号:CN200410079702.X

    申请日:2004-09-17

    CPC classification number: G06F11/24 G01R31/31705

    Abstract: 本发明提供一种调试电路,在变换块(140)中,把由选择块(120)输出的异常的原因解析中认为有效的多个内部信号,用从时间生成块(130)输出的信号进行栓锁,并变换为串行数据输出到输出块(150),因此,可以用少量的外部管脚观测LSI内部的多个信号,可以迅速并且可靠地执行LSI的动作异常的解析。

    存储器控制装置
    12.
    发明授权

    公开(公告)号:CN100501701C

    公开(公告)日:2009-06-17

    申请号:CN200710141288.4

    申请日:2004-01-26

    CPC classification number: G06F12/0607 G06F13/161 G06F13/1647

    Abstract: 本发明的目的为提供一种存储器控制装置,其中防止连续访问SDRAM的同一存储体,使处理时间得到改善。本发明的存储器控制装置(105)控制含有多个存储体并且可利用存储体划分模式连续访问的存储器。本发明结构上做成控制通过存储器控制装置(105)访问SDRAM(808)的组件(804、805、806)的优先级,使来自所述多个组件的存储器访问请求连续访问所述SDRAM(808)的不同存储体。

    数字数据解调装置、数字数据调制装置及数字数据调制解调装置

    公开(公告)号:CN100423117C

    公开(公告)日:2008-10-01

    申请号:CN200510004063.5

    申请日:2005-01-10

    CPC classification number: G11B20/1426

    Abstract: 本发明提供即使在传输路径中有错误混入数字数据时、也能够抑制可解调的数字数据的损失并提高经传输路径输入的数字数据的再生能力的数字数据解调装置。本发明的数字数据解调装置的特定模式检测单元113从经传输路径104输入的位串检测调制码中所包含的特定模式。调制码识别单元117以包含该特定模式的调制码的相位为基准,生成解调数据选通信号119。纠错单元121接受解调数据选通信号119,对解数据109进行采样,再生为原来的数字数据。

    助听器
    17.
    发明公开

    公开(公告)号:CN102227920A

    公开(公告)日:2011-10-26

    申请号:CN200980147744.3

    申请日:2009-11-06

    Abstract: 提供了一种抑制附戴时的声反馈的发生的助听器。所述助听器配备有:声音收集单元(101),收集环境声音;声音输出单元(106),输出声音;以及具有可附戴到耳朵的形状的主体(100),其中所述主体配备有:助听处理单元(102),对被所述声音收集单元(101)收集的环境声音进行助听处理;附戴决定单元(104),基于所述环境声音决定所述主体(100)是否附戴到所述耳朵;特定声音产生单元(103),产生预定信号;以及选择单元(105),基于所述附戴决定单元(104)的决定结果,选择由所述助听处理单元(102)经过助听处理的声音或者由所述特定声音产生单元(103)产生的声音,并将所选择的声音输出到所述声音输出单元(106)。

    存储器控制装置
    18.
    发明授权

    公开(公告)号:CN100432958C

    公开(公告)日:2008-11-12

    申请号:CN200480001837.2

    申请日:2004-01-26

    CPC classification number: G06F12/0607 G06F13/161 G06F13/1647

    Abstract: 本发明的目的为提供一种存储器控制装置,其中防止连续访问SDRAM的同一存储体,使处理时间得到改善。本发明的存储器控制装置(105)控制含有多个存储体并且可利用存储体划分模式连续访问的存储器。本发明结构上做成控制通过存储器控制装置(105)访问SDRAM(808)的组件(804、805、806)的优先级,使来自所述多个组件的存储器访问请求连续访问所述SDRAM(808)的不同存储体。

    存储器控制装置
    20.
    发明公开

    公开(公告)号:CN101101573A

    公开(公告)日:2008-01-09

    申请号:CN200710141288.4

    申请日:2004-01-26

    CPC classification number: G06F12/0607 G06F13/161 G06F13/1647

    Abstract: 本发明的目的为提供一种存储器控制装置,其中防止连续访问SDRAM的同一存储体,使处理时间得到改善。本发明的存储器控制装置(105)控制含有多个存储体并且可利用存储体划分模式连续访问的存储器。本发明结构上做成控制通过存储器控制装置(105)访问SDRAM(808)的组件(804、805、806)的优先级,使来自所述多个组件的存储器访问请求连续访问所述SDRAM(808)的不同存储体。

Patent Agency Ranking