等离子体显示板的老化方法

    公开(公告)号:CN1698157A

    公开(公告)日:2005-11-16

    申请号:CN200480000212.4

    申请日:2004-02-16

    CPC classification number: H01J9/445 H01J2217/49

    Abstract: 本发明提供一种等离子体显示板的老化方法。在扫描电极和维持电极之间施加包含交变电压分量的电压从而进行老化放电的老化工序中,要点在于将用于抑制伴随老化放电而发生的消除放电的电压施加到扫描电极、维持电极、或者数据电极中的至少一个电极上。进而在伴随交替重复的老化放电而发生的消除放电中,仅抑制一方的消除放电。

    半导体器件制造方法
    14.
    发明公开

    公开(公告)号:CN1627501A

    公开(公告)日:2005-06-15

    申请号:CN200410078515.X

    申请日:1996-06-21

    CPC classification number: H01L28/40

    Abstract: 本发明揭示一种半导体器件的制造方法,其特征在于,包括下列工序:在半导体基片上形成绝缘膜的工序;在所述绝缘膜上形成由上电极、电容绝缘膜、以及下电极所组成的电容元件的工序,形成所述电容元件的工序包括下列工序:在所述绝缘膜上形成下电极膜的工序;通过蚀刻所述下电极膜形成所述下电极的工序;在所述下电极上形成由强电介质材料制成的电容绝缘膜的工序;在所述电容绝缘膜上形成上电极膜的工序;通过利用上电极形成用掩模对所述上电极膜进行蚀刻,形成所述上电极的工序;以及利用所述电容绝缘膜的端部比所述上电极端部大0.1μm以上的电容绝缘膜用掩模对所述电容绝缘膜进行干式蚀刻的工序。

    半导体器件的制造方法

    公开(公告)号:CN1082719C

    公开(公告)日:2002-04-10

    申请号:CN96107139.7

    申请日:1996-06-27

    CPC classification number: H01L28/55

    Abstract: 本发明涉及内含以高介电常数电介质或强电介质作为电容绝缘膜的电容元件的半导体器件制造方法,目的在于解决现有半导体器件内含的电容绝缘膜表面凹凸不平造成绝缘耐压低、电气特性误差大、配线断线问题,形成第一电介质膜后,在其上面沉积厚度超过其表面凸部与凹部落差的第二电介质膜,再在该第二电介质膜上面使其表面保持平整来沉积蚀刻速度与第二电介质膜蚀刻速度相等的薄膜,再同时蚀刻除去该薄膜全部和第二电介质膜的部分,使第二电介质膜表面成为平滑面,形成电容绝缘膜。

Patent Agency Ranking