-
公开(公告)号：CN107785380A
公开(公告)日：2018-03-09
申请号：CN201710735341.7
申请日：2017-08-24
Applicant: 株式会社日本显示器
IPC: H01L27/12
CPC classification number: H01L27/124 , H01L27/1203 , H01L51/0002 , H01L51/0094 , H01L51/5012 , H01L27/1225 , H01L27/1244
Abstract: 显示装置，具有：绝缘基板；具有在绝缘基板的上方设置的第1半导体层，及在第1半导体层的上方设置的第1电极的第1晶体管；在第1半导体层的上方设置的第1绝缘层；第2晶体管，具有在第1绝缘层的上方设置的第2半导体层、在第2半导体层的上方设置的第2电极、及位于第2半导体层与绝缘基板之间且与第2半导体层电连接的导电层，和在第1绝缘层及第2半导体层的上方设置的第2绝缘层，第1半导体层由硅形成，第2半导体层由氧化物半导体形成，第1电极在至少贯通第1绝缘层及第2绝缘层的第1贯通孔中与第1半导体层电连接，第2电极在至少贯通第2绝缘层的第2贯通孔中与导电层接触。显示装置能够使薄膜晶体管的电气特性稳定。
-
公开(公告)号：CN107046063A
公开(公告)日：2017-08-15
申请号：CN201710067648.4
申请日：2017-02-07
Applicant: 株式会社日本显示器
Inventor： 观田康克
IPC: H01L29/786
CPC classification number: H01L29/7869 , H01L21/02565 , H01L21/441 , H01L21/47635 , H01L29/24 , H01L29/45 , H01L29/4908 , H01L29/66969
Abstract: 本发明的实施方式涉及薄膜晶体管及薄膜晶体管的制造方法。根据本实施方式，提供一种薄膜晶体管的制造方法，其中，在第1绝缘膜上形成氧化物半导体层，在上述氧化物半导体层上形成由钼或钼合金构成的第1导电层，在上述第1导电层上形成第2导电层，在上述第2导电层上形成抗蚀剂掩模，利用上述抗蚀剂掩模，对上述第2导电层进行干式蚀刻，由此形成第1导电部及第2导电部。
-
公开(公告)号：CN106058077A
公开(公告)日：2016-10-26
申请号：CN201610210131.1
申请日：2016-04-06
Applicant: 株式会社日本显示器
CPC classification number: H01L51/5218 , H01L27/3244 , H01L51/56
Abstract: 本发明提供一种在阳极反射电极的蚀刻形成中能够减少残渣的显示器件的制造方法和该残渣少的显示器件。在该显示器件的制造方法中，形成从衬底侧依次层叠了第一透明导电膜、金属膜和第二透明导电膜的三层层叠构造，上述三层层叠构造形成配置于像素区域的多个阳极电极和与上述像素区域相邻配置的多个虚设电极，对上述第二透明导电膜和上述金属膜进行蚀刻，对上述第一透明导电膜进行蚀刻，上述多个虚设电极的图案的密度随着从上述像素区域离开而减少。
-
公开(公告)号：CN105607364A
公开(公告)日：2016-05-25
申请号：CN201510794982.0
申请日：2015-11-18
Applicant: 株式会社日本显示器
IPC: G02F1/1362 , G02F1/1333
CPC classification number: G02F1/136227 , G02F1/133345 , G02F1/134309 , G02F1/1368 , G02F2001/134345 , H01L27/124 , H01L27/1248
Abstract: 本发明涉及一种显示装置，其技术课题为：当像素尺寸变小时，接触孔部相对于像素面积的面积比例变高且开口率变低，其中，接触孔部用于将像素电极与薄膜晶体管的漏电极连接起来。显示装置具有第一漏电极及第二漏电极、有机绝缘膜、形成在有机绝缘膜上的无机绝缘膜、形成在无机绝缘膜上的第一像素电极及第二像素电极。有机绝缘膜具有跨设于第一漏电极与第二漏电极的有机绝缘膜开口部。覆盖有机绝缘膜开口部的无机绝缘膜具有第一无机绝缘膜开口部及第二无机绝缘膜开口部。第一像素电极经由第一无机绝缘膜开口部而与第一漏电极连接。第二像素电极经由第二无机绝缘膜开口部而与第二漏电极连接。
-
Patent Agency Ranking
公开(公告)号：CN113348263B
公开(公告)日：2024-05-14
申请号：CN202080010358.6
申请日：2020-01-07
Applicant: 株式会社日本显示器
Inventor： 观田康克
Abstract: 本发明涉及蒸镀区域由薄膜形成的蒸镀掩模，蒸镀掩模包括：形成有多个开口的薄膜状的掩模主体；设置在所述掩模主体的周围的、具有第1层和第2层的保持框；将所述掩模主体与所述保持框连接的第1连接部件；和将所述第1层与所述第2层连接的第2连接部件，所述第1层具有在所述第1层的厚度方向上贯通所述第1层的贯通孔，所述第2连接部件与所述贯通孔的内壁和因所述贯通孔而露出的所述第2层的表面连接。
-
公开(公告)号：CN113348263A
公开(公告)日：2021-09-03
申请号：CN202080010358.6
申请日：2020-01-07
Applicant: 株式会社日本显示器
Inventor： 观田康克
Abstract: 本发明涉及蒸镀区域由薄膜形成的蒸镀掩模，蒸镀掩模包括：形成有多个开口的薄膜状的掩模主体；设置在所述掩模主体的周围的、具有第1层和第2层的保持框；将所述掩模主体与所述保持框连接的第1连接部件；和将所述第1层与所述第2层连接的第2连接部件，所述第1层具有在所述第1层的厚度方向上贯通所述第1层的贯通孔，所述第2连接部件与所述贯通孔的内壁和因所述贯通孔而露出的所述第2层的表面连接。
-
公开(公告)号：CN113330135A
公开(公告)日：2021-08-31
申请号：CN201980089942.2
申请日：2019-12-19
Applicant: 株式会社日本显示器
Inventor： 观田康克
Abstract: 本发明涉及在蒸镀区域由薄膜形成的蒸镀掩模中，具有薄膜与保持薄膜的保持框之间的稳定的连接结构的蒸镀掩模包括：形成有多个开口的薄膜状的掩模主体；设置在上述掩模主体的周围的保持框；和连接上述掩模主体与上述保持框的连接部件。在俯视时，在与上述保持框接触的区域中的上述连接部件的第1外缘，相比于与上述连接部件接触的上述掩模主体的第2外缘，位于外侧。在观察截面时，在从上述第1外缘至上述第2外缘之间，上述连接部件的表面逐渐靠近上述第2外缘。
-
公开(公告)号：CN107026189A
公开(公告)日：2017-08-08
申请号：CN201710058288.1
申请日：2017-01-23
Applicant: 株式会社日本显示器
Inventor： 观田康克
Abstract: 本发明的目的在于能够形成不易剥离的像素电极并且高精度进行图案化。显示装置包括：基底层(32)、层叠于基底层(32)的多个像素电极(30)、层叠于多个像素电极(30)的发光元件层(44)、层叠于发光元件层(44)的公共电极(46)。多个像素电极(30)分别包含：与基底层(32)直接接触的第一氧化物导电层(36)、与第一氧化物导电层(36)直接接触的金属导电层(38)、与金属导电层(38)直接接触的第二氧化物导电层(40)。基底层(32)相对于第一氧化物导电层(36)的密合性比金属导电层(38)高。第一氧化物导电层(36)具有在彼此相邻的像素电极(30)的相对的方向上从金属导电层(38)及第二氧化物导电层(40)伸出的突出部(36a)。
-
公开(公告)号：CN106549019A
公开(公告)日：2017-03-29
申请号：CN201610806279.1
申请日：2016-09-07
Applicant: 株式会社日本显示器
Inventor： 观田康克
IPC: H01L27/12
Abstract: 本发明提供一种半导体器件及其制造方法。半导体器件包括：第一端子和第二端子，层叠了包括钛或钼的第一导电层、设置在第一导电层上且包括铝的第二导电层以及设置在第二导电层上且包括钛或钼的第三导电层而成；第一端子与第二端子之间的第一绝缘层；第二绝缘层，与第一端子的侧面部接触，并设置在第一端子的侧面部与第一绝缘层之间；以及第四导电层，达到第一端子的上表面和所述第二绝缘层的上表面，第一端子和所述第二端子配置在包括半导体元件的驱动电路的外侧。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.024 seconds)
