显示器件及其制作方法
    11.
    发明授权

    公开(公告)号:CN105785681B

    公开(公告)日:2019-01-22

    申请号:CN201610342241.3

    申请日:2016-05-20

    IPC分类号: G02F1/1362 G02F1/1343

    摘要: 本发明提供了一种显示器件及其制作方法,该显示器件设置有电荷共享结构;在极性反转模式下,在当前帧的电荷需要写入到一个像素存储电容之前,电荷共享结构能够引入上上一帧写入到该像素存储电容中的电荷对上一帧写入的电荷进行抵消,并分摊掉在上一帧写入的其中一部分电荷,从而使得上一帧写入到该存储像素电容内的电荷大幅减少。从而减少上一帧写入到该像素存储电容的电荷对当前帧写入到该像素电容的电荷的中和,降低当前帧对像素存储电容的充电量和充电时间。并且本发明中,电荷共享结构内的电荷是由对应的像素存储电容流入的,无需设置用于对该电荷共享结构进行充电的充电线,也就不会因为充电线与数据线之间的交叠电容而导致信号串扰。

    阵列基板及其驱动方法和制造方法

    公开(公告)号:CN108363253A

    公开(公告)日:2018-08-03

    申请号:CN201810134567.6

    申请日:2018-02-09

    IPC分类号: G02F1/1362 G09G3/36

    摘要: 本发明的实施例公开了阵列基板及其驱动方法和制造方法。阵列基板包括衬底、多条第一扫描线、多条第二扫描线、多条数据线、公共电极线和多个像素单元。像素单元包括第一电极、第二电极、开关晶体管、共享晶体管和共享电容。开关晶体管的第一极与第二电极耦接,第二极与数据线耦接,底栅极与第一扫描线耦接,顶栅极与第二扫描线耦接,开关晶体管被配置为根据来自底栅极的第一扫描信号和来自顶栅极的第二扫描信号,将来自数据线的数据信号传递至第二电极。共享晶体管的第一极与相邻的下一行像素单元的第二电极耦接,栅极与开关晶体管的底栅极或者顶栅极耦接。共享电容包括第一电容,第一电容被耦接在公共电极线和共享晶体管的第二极之间。

    阵列基板、显示装置及其驱动方法

    公开(公告)号:CN105182638A

    公开(公告)日:2015-12-23

    申请号:CN201510538377.7

    申请日:2015-08-28

    摘要: 本发明的实施例公开了一种阵列基板、显示装置及其驱动方法。所述阵列基板包括在第一方向上延伸的多条栅线、在与第一方向交叉的第二方向上延伸的多条数据线以及沿第一方向和第二方向排列为阵列的多个像素单元。每条数据线设置在第二方向上延伸并且在第一方向上相邻的两列像素单元之间,并且连接至位于该条数据线一侧的像素单元或者连接至位于另一侧的像素单元。数据线以在第二方向上相邻的两行像素单元为周期将连接方向从其一侧切换至其另一侧,并且各条数据线在同一行像素单元的连接方向相同。

    栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置

    公开(公告)号:CN109671385B

    公开(公告)日:2020-12-22

    申请号:CN201910151341.1

    申请日:2019-02-28

    IPC分类号: G09G3/20

    摘要: 本发明提供一种栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置。所述栅极驱动单元包括上拉节点控制电路、下拉节点控制电路、进位信号输出端和进位信号输出电路;所述上拉节点控制电路用于在第一时钟信号输入端输入的第一时钟信号的控制下,控制所述上拉节点与输入端之间连通;所述下拉节点控制电路用于在交流控制信号端输入的交流控制信号和所述上拉节点的电位的控制下,控制下拉节点的电位;所述进位信号输出电路用于所述上拉节点的电位和所述下拉节点的电位的控制下,控制所述进位信号输出端输出进位信号;所述输入端与相邻上一级进位信号输出端连接。本发明解决现有的栅极驱动单元对上拉节点充电及放噪的能力不足的问题。

    移位寄存器单元及移位寄存器电路、显示装置

    公开(公告)号:CN108766383B

    公开(公告)日:2020-12-11

    申请号:CN201810602101.4

    申请日:2018-06-12

    IPC分类号: G09G3/36 G11C19/28

    摘要: 本公开涉及显示技术领域,尤其涉及一种移位寄存器单元及一种移位寄存器电路、显示装置。该移位寄存器单元包括输入模块、补偿模块、输出模块、下拉控制模块、下拉模块以及复位模块。在该像素驱动电路工作的过程中,若与该移位寄存器单元对应的像素出现显示异常时,可以根据显示异常的具体情况通过补偿模块向上拉节点提供补偿信号,以改变上拉节点的电压,进而改变通过与上拉节点连接的输出模块中的开关元件的信号的波形的延迟时间,即改善了移位寄存器单元输出的扫描信号的延迟时间,进而改善该移位寄存器单元对应的像素的充电率,保证了像素显示亮度的均一性,消除了X‑薄暗线、H‑BLOCK、水平横纹等不良现象。