-
公开(公告)号:CN108541384A
公开(公告)日:2018-09-14
申请号:CN201680025454.1
申请日:2016-04-15
申请人: 高通股份有限公司
发明人: R·D·韦斯特费尔特 , G·克里斯考斯
摘要: 本公开一般涉及协商要在D2D连接中使用的最佳设备到设备(D2D)无线电接入技术(RAT)。具体而言,与潜在的D2D对等方相对应的两个无线设备可根据D2D共存协议来交换相应的无线电配置以相互协商要在D2D连接中使用的“最佳”RAT,其中,所交换的无线电配置可包括至少与相应的无线设备相关联的无线电能力和共存状态(例如,设备内和/或跨设备共存状态)。潜在的D2D对等方随后可根据至少在这些潜在的D2D对等方之间交换的无线电能力以及设备内和跨设备共存状态,来协商可用于在D2D连接中使用的一个或多个兼容RAT。如此,这两个无线设备随后可使用所协商的(诸)兼容RAT来建立一个或多个D2D连接。
-
公开(公告)号:CN108369569A
公开(公告)日:2018-08-03
申请号:CN201680071711.5
申请日:2016-11-15
申请人: 高通股份有限公司
发明人: L·J·米什拉 , R·D·韦斯特费尔特
IPC分类号: G06F13/42
CPC分类号: G06F13/4282 , G06F9/4411 , G06F13/364 , G06F13/404
摘要: 用于实现通过串行外围接口耦合的各设备之间的硬件流控制的系统、方法和装置。一种用于使用串行外围接口来传送信息的方法,包括:通过断言从选择线上的第一电压状态来发起在串行外围接口总线的一个或多个数据线上的数据交换,在从选择线保持在第一电压状态的同时在该串行外围接口总线上传送数据和时钟信号,在从选择线转变到第二第一电压状态时抑制在该串行外围接口总线上传送数据和时钟信号,在从选择线保持在第一电压状态的同时在从设备处将数据接收到接收缓冲器中,以及当该接收缓冲器的占用率达到或超过阈值占用率水平时,断言该从选择线上的第二电压状态。
-
公开(公告)号:CN108027792A
公开(公告)日:2018-05-11
申请号:CN201680052466.3
申请日:2016-08-12
申请人: 高通股份有限公司
发明人: R·D·韦斯特费尔特 , M·勒克莱尔 , G·A·威利
CPC分类号: G06F13/4027 , G06F13/385 , G06F13/4068 , H04L43/0817
摘要: 公开了用于芯片间和芯片内节点通信的统一系统和方法。在一个方面,提供了在计算设备内连接这些芯片中的每一者的单个统一低速总线。这些芯片通过物理层接口及相关联的网关来耦合到该总线。该网关包括存储概述接口织构中每个节点的状态的状态表的存储器。随着节点经历状态变化,这些节点向相关联的本地网关提供更新。这些本地网关随后使用侦察消息来向远程网关通报与状态变化相关的信息。当第一节点正在准备给第二节点的信号时,第一节点检查相关联的本地网关处的状态表来确定第二节点的当前状态。基于第二节点的状态,第一节点可以发送该消息或采取其他恰适的动作。
-
公开(公告)号:CN108027791A
公开(公告)日:2018-05-11
申请号:CN201680052171.6
申请日:2016-08-22
申请人: 高通股份有限公司
发明人: L·J·米什拉 , R·D·韦斯特费尔特 , R·皮提果-艾伦
CPC分类号: G06F13/4282 , G05B19/054 , G06F13/385 , G06F13/4022 , G06F15/17 , G06F15/177
摘要: 在一方面,集成电路获得一个或多个外围设备的通用输入/输出(GPIO)信号集合,独立于中央处理单元获得包括该GPIO信号集合的第一虚拟GPIO分组,以及独立于中央处理单元在I3C总线上向该一个或多个外围设备传送该第一虚拟GPIO分组。集成电路可以进一步获得用于配置一个或多个外围设备的一个或多个GPIO引脚的配置信号集合,独立于中央处理单元获得包括配置信号集合的第二虚拟GPIO分组,以及独立于中央处理单元在I3C总线上向一个或多个外围设备传送第二虚拟GPIO分组。
-
公开(公告)号:CN107810650A
公开(公告)日:2018-03-16
申请号:CN201680038277.0
申请日:2016-05-25
申请人: 高通股份有限公司
发明人: R·D·韦斯特费尔特
IPC分类号: H04W8/00 , H04W40/24 , H04W48/16 , H04W88/06 , H04W88/10 , H04W88/18 , H04W48/08 , H04W72/08
CPC分类号: H04W72/085 , H04W8/005 , H04W40/244 , H04W48/08 , H04W48/16 , H04W72/046 , H04W72/082 , H04W88/06 , H04W88/10 , H04W88/184
摘要: 公开了用于优化消息信标设备的可及范围的系统和方法。该方法可包括:标识与消息信标设备相关联的多个收发机;基于与每个标识出的收发机相关联的资源消耗、该标识出的收发机对该多个标识出的收发机中的不同收发机的干扰、该标识出的收发机的可及范围、或其组合来分析该标识出的收发机;基于对每个标识出的收发机的分析来从该多个标识出的收发机中选择传输集合;以及使用该传输集合中的每个所选收发机来传送消息信标。
-
公开(公告)号:CN107710182A
公开(公告)日:2018-02-16
申请号:CN201680033385.9
申请日:2016-06-10
申请人: 高通股份有限公司
发明人: R·D·韦斯特费尔特
CPC分类号: G06F13/4291 , G06F13/38 , G06F15/163 , G06F15/7807 , H04B15/02 , H04L12/4013
摘要: 公开了用于干扰缓解的动态接口管理。在一个方面,提供了一种采用被配置成缓解由攻击方通信总线引起的干扰的控制系统的集成电路(IC)。该控制系统被配置成接收涉及干扰状况的信息并调节对应于攻击方通信总线的接口的数据/时钟模式。用这种方式,该接口被配置成耦合至攻击方通信总线。该接口被配置成将信号传送到攻击方通信总线以及从该攻击方通信总线接收信号。该控制系统被配置成使用涉及干扰状况的信息来设置该接口的数据/时钟模式以缓解受害方接收机所经历的干扰,无论该受害方接收机是有线的还是无线的。由此,该控制系统向设计者提供了可减少受害方接收机的可归因于该干扰的性能降级的附加工具。
-
公开(公告)号:CN106462516A
公开(公告)日:2017-02-22
申请号:CN201580032218.8
申请日:2015-06-03
申请人: 高通股份有限公司
发明人: R·皮提果-艾伦 , R·D·韦斯特费尔特
CPC分类号: G06F13/364 , G06F13/4282 , G06F13/4291 , G06F13/4295 , G06F13/102
摘要: 提供了一种设备,其具有包括第一线和第二线的总线。第一组设备耦合至该总线并且在第一操作模式中被配置成将第一线用于数据传输并且将第二线用于第一时钟信号。一根或多根附加线连接在第一组设备中的两个或更多个设备之间以在这两个或更多个设备之间传送信令。第二组设备被配置成在第二操作模式中将总线和至少一根附加线用于数据传输,其中在第二操作模式中跨第一线、第二线以及该至少一根附加线来编码诸码元。
-
公开(公告)号:CN109074339A
公开(公告)日:2018-12-21
申请号:CN201780025472.4
申请日:2017-05-09
申请人: 高通股份有限公司
发明人: L·J·米什拉 , R·D·韦斯特费尔特 , G·A·威利
IPC分类号: G06F13/38
摘要: 公开了针对线复用串行接口的系统、方法和装置。一种由传送设备执行的方法包括:通过将串行数据链路的导线驱动至第一电压电平达第一时间段来在该导线上断言停止状况,第一时间段小于该停止状况的历时;在第一时间段之后监视该导线;在该导线在第一时间段流逝之后保持在第二电压电平达第二时间段时确定流控制已被断言,第二时间段超过针对流控制脉冲所定义的最小时间段;在流控制被断言时抑制在该导线上传送数据;以及在流控制被解除断言时在该导线上传送数据。
-
公开(公告)号:CN108476157A
公开(公告)日:2018-08-31
申请号:CN201680078341.8
申请日:2016-12-15
申请人: 高通股份有限公司
发明人: L·J·米什拉 , R·D·韦斯特费尔特
CPC分类号: G06F13/364 , G06F13/404 , G06F13/4282 , G06F13/4291 , H04B1/0458 , H04B1/18 , H04L12/40019 , H04L12/4013 , Y02D10/14 , Y02D10/151
摘要: 公开了用于射频前端控制接口(RFFE)总线的信令协议。在示例性方面,RFFE协议被修改以提供比由该RFFE协议分配的正常的四比特更短的地址。通过向地址分配较少的比特,跨RFFE总线发送的帧更短,并且因此改进了总线周转时间,这减少了总体等待时间。此外,较短的消息有可能可以提供增量的功率节省。在又一示例性方面,使用不同的数据率来传送帧的不同部分。具体而言,可以使用单数据率(SDR)来发送总线管理部分,并且可以使用双倍数据率(DDR)来发送有效载荷部分。在有效载荷部分上使用DDR的净效应是减少了总线周转时间,并且因此减少了等待时间。
-
公开(公告)号:CN108027797A
公开(公告)日:2018-05-11
申请号:CN201680054326.X
申请日:2016-08-26
申请人: 高通股份有限公司
发明人: L·J·米什拉 , R·D·韦斯特费尔特
IPC分类号: G06F13/42
CPC分类号: G06F13/362 , G06F13/4068 , G06F13/4282 , G06F13/4291
摘要: 在不使用从设备选择线的主设备和多个从设备中的每一者中提供经修改的串行外围接口(SPI)。主设备可以由此通过SPI MOSI线、SPI MISO线和SPI时钟线来参与同每个从设备的全双工串行通信。
-
-
-
-
-
-
-
-
-