用于解决通用AI处理器存储带宽效率的动态缓存方法

    公开(公告)号:CN112699063B

    公开(公告)日:2021-06-22

    申请号:CN202110316851.7

    申请日:2021-03-25

    IPC分类号: G06F12/0886 G06F12/0868

    摘要: 本发明涉及用于解决通用AI处理器存储带宽效率的动态缓存方法,在缓存行中增加一个bit标志位C,数据段被连续储存在常规的缓存行数据中,按照以下步骤进行数据读取:S1根据CPU读取指令判断,若是数据段读取则进入S2;S2根据index域确定数据段的位置;S3对比数据段的tag和缓存中的tag,若一致则进入S4;S4检查V位,若V位为1则进入S5;S5检查C位,若C位为1则进入S6;S6根据读取指令需要读取的数据长度,检查起始地址后面缓存中的C位,如果连续存储数据的C位都被置为1,并且数据长度满足读取数据长度,则进行连续读取,否则出现缓存未命中。能同时满足CPU和AI处理器的运算需求。

    一种变长缓存元数据管理的方法

    公开(公告)号:CN106227677B

    公开(公告)日:2018-11-20

    申请号:CN201610571927.X

    申请日:2016-07-20

    发明人: 刘如意

    IPC分类号: G06F12/0886

    摘要: 本发明公开了一种变长缓存元数据管理的方法,所述方法通过一棵B+树来管理缓存的元数据,将元数据组织成一棵B+树,B+树中每个节点除了本节点信息外还存放若干个key,对于B+树的叶子节点,key中存放了SSD中缓存数据到HDD中数据的映射关系,非叶子节点中的key用来找到子节点,维持整棵B+树的结构。本发明能有效减少key占用数据量,并且具有很高的插入、删除、查找效率。

    使用预设模板的部分存储器更新
    13.
    发明公开

    公开(公告)号:CN118829974A

    公开(公告)日:2024-10-22

    申请号:CN202280093195.1

    申请日:2022-12-26

    IPC分类号: G06F12/0886 G06F12/04

    摘要: 本公开的实施例包括用于计算机系统中的部分存储器更新的技术。接收数据结构模板。从第一数据源接收第一写入操作的第一写入数据,第一写入操作结合第一数据有效载荷到与处理单元通信耦合的存储器的供应来执行。执行涉及第一写入数据和第一数据结构模板的第一合并操作以获取第一数据结构更新。第一数据结构更新被写入存储器,从而提高更新与第一数据有效载荷相关联的第一数据结构的效率。

    可变长度数据块的缓存实现方法、装置及存储介质

    公开(公告)号:CN117891753A

    公开(公告)日:2024-04-16

    申请号:CN202311774062.3

    申请日:2023-12-21

    摘要: 本发明提供一种可变长度数据块的缓存实现方法、装置及存储介质,方法包括:基于用户参数表的表号,查询缓存参数表和标记路径表,得到用户参数表对应的标记路径条目号、标记数量、标记表基地址和数据表基地址;标记数目用于指示用户参数表的大小;缓存参数表中还包括用户参数表对应的待存储数据的数据长度;基于标记路径条目号和标记表基地址,得到标记表地址并访问标记表,在标记路径条目号对应的标记路径中存在空白位置的情况下,确定空白位置对应于数据表的第一索引;基于第一索引和数据表基地址确定数据表的第一地址,将待存储数据存入数据表中;能够解决如果把每次读取数据的长度设置一样长,在读取数据块较小的情况,会浪费缓存容量的问题。

    操作高速缓存的方法
    15.
    发明授权

    公开(公告)号:CN111108485B

    公开(公告)日:2023-11-24

    申请号:CN201780093637.1

    申请日:2017-08-08

    发明人: A·伊巴扬

    摘要: 涉及一种车辆控制单元,其包括通过数据总线系本发明涉及一种操作高速缓存模块(400)的 统彼此电子通信的多个电子控制单元。方法(100),该高速缓存模块(400)包括作为高速缓存模块(400)的最小存储块的高速缓存行,其中该方法(100)包括接收用于存储的传入消息的步骤(110)。接收步骤(110)包括:确定(112)消息的大小,进而确定消息所需的高速缓存行的数量;查找(116)确定数量的高速缓存行所需的可用高速缓存行,其中查找步骤(116)包括:i.利用(116i)使用de Bruijn序列的算法通过确定值为1的最低有效位的位置来找到可用的第一高速缓存行;ii.在高速缓存模块(400)中的第一缓存行中存储(116ii)消息,或者如果需要一个以上的高速缓存行,则存储消息的一部分;iii.将第一高速缓存行的位置存储(116iii)在查找表(300)中,该查找表(300)为所存储的消息的细节编索引;iv.如果消息需要一个以上的缓存行,则重复步骤i到iii。本发明还涉及一种计算机程序产品(56)对比文件CN 101702943 A,2010.05.05US 2006282620 A1,2006.12.14US 2003005230 A1,2003.01.02US 2009276602 A1,2009.11.05CN 1920796 A,2007.02.28CN 101589373 A,2009.11.25CN 101826056 A,2010.09.08CN 104050094 A,2014.09.17CN 107003948 A,2017.08.01CN 107111551 A,2017.08.29

    交叉点存储器阵列寻址
    17.
    发明授权

    公开(公告)号:CN108733581B

    公开(公告)日:2022-09-02

    申请号:CN201810239216.1

    申请日:2018-03-21

    摘要: 公开了用于存储器阵列寻址的设备、系统、方法和计算程序产品。寻址电路配置为接收用于多个存储器区域的阵列上的操作的地址。地址包含行地址和列地址,两者复用到地址中并且与用于操作的激活命令一起被接收。用于多个存储器区域的阵列的行缓冲器配置为储存来自多个存储器区域的由所复用的行和列地址识别的数据。基于与用于操作的随后的命令一起接收到的第二地址,从行缓冲器选择操作的数据。

    经压缩数据区段的高速缓存行压实

    公开(公告)号:CN106575263A

    公开(公告)日:2017-04-19

    申请号:CN201580041874.4

    申请日:2015-07-09

    IPC分类号: G06F12/0886

    摘要: 用于压实高速缓存的高速缓存行内的数据的方法、设备以及非暂时性处理可读存储介质。一种方面方法可以包括:由计算设备的处理器标识针对第一数据区段的基地址(例如,物理或虚拟高速缓存地址),标识针对第一数据区段的数据大小(例如,基于压缩比),基于第一数据区段的所标识的数据大小和基地址来获得基本偏移,以及通过利用所获得的基本偏移对基地址进行偏移来计算偏移地址,其中,所计算的偏移地址与第二数据区段相关联。在一些方面中,该方法可以包括:基于基地址来标识针对第一数据区段的奇偶校验值,以及通过使用所标识的数据大小和所标识的奇偶校验值对所存储的表执行查找来获得基本偏移。