-
公开(公告)号：CN118805161A
公开(公告)日：2024-10-18
申请号：CN202380024803.8
申请日：2023-03-27
申请人： 智动科技有限公司
IPC分类号： G06F12/06 , G06F12/0886 , G06F12/0895 , H03K19/1776
摘要： 本公开涉及一种用于动态缓冲区宽度分配的方法，所述方法提供具有多个存储片的存储器，确定用于算术运算集的缓冲区宽度，分配多个存储片中的若干存储片，所述若干存储片形成具有至少所确定的缓冲区宽度的缓存器，并使用所述缓存器执行所述算术运算集。此外，描述了具有多个存储片的动态存储器和设备。
-
公开(公告)号：CN111290974B
公开(公告)日：2024-09-03
申请号：CN201811497635.1
申请日：2018-12-07
申请人： 北京忆恒创源科技股份有限公司
IPC分类号： G06F12/0895
摘要： 本申请涉及用于存储设备的缓存淘汰方法与存储设备。所公开的用于存储设备的缓存淘汰方法包括：响应于写命令指示的数据写入缓存的第一缓存单元，向淘汰队列的队尾添加指示第一缓存单元关联于缓存的第一缓存容器的淘汰消息；根据淘汰队列队头的淘汰消息将第二缓存单元的数据写入NVM芯片的第二数据帧，并且用第二数据帧的地址更新FTL表中记录第二缓存容器索引的第二条目，其中淘汰队列队头的淘汰消息指示第二缓存单元关联于第二缓存容器。
-
公开(公告)号：CN112988622B
公开(公告)日：2024-07-26
申请号：CN202110234334.5
申请日：2021-03-03
申请人： 广州安凯微电子股份有限公司
IPC分类号： G06F12/0895 , G06F12/0877 , G06F12/0875 , H04N19/423
摘要： 本发明公开了一种队列缓存方法及设备，方法包括：将缓存数据储存至第一缓存队列或第二缓存队列中，当对提取队列中的缓存数据进行提取时，将第一缓存队列中的缓存数据或第二缓存队列中的缓存数据移动至提取队列中，对提取队列中的缓存数据进行更新。本发明通过将缓存数据预先储存在第一缓存队列或第二缓存队列中，当对提取队列中的缓存数据进行提取时，即将第一缓存队列中的缓存数据或所述第二缓存队列中的缓存数据移动至提取队列中，对提取队列进行更新，替换提取队列中的旧缓存数据，从而使得消费者能够获得的较新的缓存数据而非旧的缓存数据。
-
公开(公告)号：CN118369652A
公开(公告)日：2024-07-19
申请号：CN202280081645.5
申请日：2022-12-09
申请人： 高通股份有限公司
IPC分类号： G06F12/0886 , G06F12/02 , G06F12/0895
摘要： 一种基于处理器的系统的经压缩存储器系统包括存储器划分电路，该存储器划分电路用于将存储区域划分为具有不同优先级等级的数据区域。该系统还包括高速缓存行选择电路，该高速缓存行选择电路用于从高优先级数据区域选择第一高速缓存行并且从低优先级数据区域选择第二高速缓存行。该系统还包括压缩电路，该压缩电路用于压缩该高速缓存行以获得第一经压缩高速缓存行和第二经压缩高速缓存行。该系统还包括高速缓存行封装电路，该高速缓存行封装电路用于封装该经压缩高速缓存行，使得该第一经压缩高速缓存行被写入候选经压缩高速缓存行的第一预先确定的部分，并且该第二高速缓存行或该第二经压缩高速缓存行的一部分被写入该候选经压缩高速缓存行的第二预先确定的部分。该第一预先确定的部分大于该第二预先确定的部分。
-
公开(公告)号：CN113535248B
公开(公告)日：2024-05-28
申请号：CN202110707107.X
申请日：2021-06-24
申请人： 合肥松豪电子科技有限公司
发明人： 张金磊
IPC分类号： G06F9/4401 , G06F1/24 , G06F15/78 , G06F12/0877 , G06F12/0895
摘要： 一种减少SRAM空间的TP芯片上电启动方法，包括以下步骤：S1、定义一个寄存器位REMAP，由此位来进行地址的映射控制，在刚开始上电时REMAP＝0；S2、IC内部模块将CPU复位，停止CPU运行并同时通过Eflash_Ctrl模块将Eflash存储的Boot程序搬运到Dramb中，搬运完成后释放CPU复位；S3、CPU开始运行Boot且此时运行空间为Dramb，而CPU的数据缓存空间是Drama；S4、当Boot的功能完成以后，配置寄存器使REMAP＝1；当REMAP＝1时，CPU复位，使CPU重新运行，此时CPU的运行空间被映射到Eflash，Drama和Dramb都做为数据缓存区域，根据IC发明的地址划分进行路由分配访问Drama还是Dramb。本发明达到了减少SRAM面积和降低功耗的目的。
-
公开(公告)号：CN118051449A
公开(公告)日：2024-05-17
申请号：CN202410223859.2
申请日：2024-02-28
申请人： 苏州元脑智能科技有限公司
IPC分类号： G06F12/0806 , G06F12/0844 , G06F12/0895
摘要： 本公开涉及数据缓存队列的生成方法、装置、计算机设备及存储介质。该方法包括：获取待访问的新请求数据；确定新请求数据是否存在于新缓存队列内，若存在，则判定新请求数据是否存在于目标链表内；根据新请求数据存在于目标链表的情况，确定新请求数据在目标链表或其他链表的存放位置；根据存放位置获取目标链表或其他链表当下的剩余空间，得到由目标链表淘汰的数据组成的第一历史队列以及由其他链表淘汰的数据组成的第二历史队列；根据第一历史队列和第二历史队列确定生成的目标缓存队列。本公开通过在新缓存队列中建立双链表模式，通过链表分别维度筛选，最终得到高频率并且高访问次数的目标缓存队列，提高了目标缓存队列中数据的命中率。
-
公开(公告)号：CN110659224B
公开(公告)日：2024-04-12
申请号：CN201910568567.1
申请日：2019-06-27
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G06F12/0897 , G06F12/0895
摘要： 集成电路芯片的实施例包括集成在芯片中的组合处理核心和磁阻式随机存取存储器(MRAM)电路。MRAM电路包括多个MRAM单元。多个MRAM组织为多个存储器，包括高速缓存存储器、主存储器或工作存储器以及可选的二级储存存储器。高速缓存存储器包括多个高速缓存级别。本申请的实施例还涉及存储器装置和系统、集成电路的制造方法。
-
公开(公告)号：CN113468080B
公开(公告)日：2024-02-09
申请号：CN202110650032.6
申请日：2021-06-10
申请人： 山东英信计算机技术有限公司
IPC分类号： G06F12/0871 , G06F12/0895 , G06F12/0897 , G06F16/901
摘要： 本申请提供一种全闪元数据的缓存方法，包括：获取所述全闪元数据；将所述全闪元数据按照键值大小进行排序，得到元数据顺序；根据所述全闪元数据的数量确定数据间隔和对应的跳表级数；以所述跳表级数和所述数据间隔作为跳表属性，按照所述元数据顺序得到所述全闪元数据的缓存跳表，并以所述缓存跳表缓存所述全闪元数据。本实施基于跳表结构提高了全闪元数据的插入、删除、查询等操作的操作效率，同时由于缓存跳表中的全闪元数据按顺序排列，有助于落盘时与盘上B+树合并，提高落盘效率。本申请还提供一种全闪元数据的缓存系统、计算机可读存储介质和服务器，具有上述有益效果。
-
公开(公告)号：CN117472804A
公开(公告)日：2024-01-30
申请号：CN202311829734.6
申请日：2023-12-28
申请人： 北京微核芯科技有限公司
IPC分类号： G06F12/0895 , G06F12/0866
摘要： 本申请提供一种访存失效队列处理方法、装置及电子设备，涉及计算机技术领域，方法包括：获取当前进入访存失效队列的第一访存失效请求；基于所述访存失效队列中已分配失效队列项对应的失效信息，确定所述第一访存失效请求的目标处理方式，所述目标处理方式为所述已分配失效队列项合并处理所述第一访存失效请求，所述已分配失效队列项拒绝处理所述第一访存失效请求，或者，所述已分配失效队列项不合并处理且不拒绝处理所述第一访存失效请求；基于所述目标处理方式，处理所述第一访存失效请求。本申请的方案能够提高访存失效队列的处理方式的灵活性和效率。
-
公开(公告)号：CN116935931A
公开(公告)日：2023-10-24
申请号：CN202210548243.3
申请日：2022-05-18
申请人： 旺宏电子股份有限公司
摘要： 本公开提供了集成电路，包括具有用于并行存取存储器阵列数据的数据线的多个存储器阵列、输入输出接口、位于存储器阵列与输入输出接口之间的多个数据路径电路、多个运算电路以及数据分析电路。数据路径电路包括连接存储器阵列的各数据线的多个缓冲单元，每一缓冲单元包括多个储存元件。运算电路于缓冲单元中以连接各缓冲单元，并执行各缓冲单元的储存元件中的数据的功能，且平行配置以产生包括缓冲单元的操作结果的结果数据页。数据分析电路连接数据路径电路以执行结果数据页的功能以产生分析结果。本公开还提供了一种执行于集成电路的方法。
-
-
-
-
-
-
-
-
-
搜索结果
354 条记录 (耗时 0.023 秒)
