-
公开(公告)号：CN108459974A
公开(公告)日：2018-08-28
申请号：CN201810070897.3
申请日：2018-01-24
Applicant: 三星电子株式会社
Inventor： 克里希纳·T·马兰迪 , 郑宏忠
IPC: G06F12/0895
CPC classification number: G06F12/0866 , G06F12/0868 , G06F12/0897 , G06F12/12 , G06F2212/1041 , G06F2212/225 , G06F2212/283 , G06F12/0895 , G06F2212/1016 , G06F2212/1044
Abstract: 根据本发明的一些实施例，提供了一种用于具有主机处理器的处理设备的混合高速缓存存储器，所述混合高速缓存存储器包括：高带宽存储器(HBM)，被配置为存储主机数据；在同一封装中与HBM物理集成的非易失性存储器(NVM)，被配置为存储HBM处的主机数据的副本；以及高速缓存控制器，被配置为与主机处理器进行双向通信，并且管理HBM和NVM之间的数据传输，并且响应于从主机处理器接收到的命令来管理混合高速缓存存储器和主机处理器之间的数据传输。
-
公开(公告)号：CN108427647A
公开(公告)日：2018-08-21
申请号：CN201711136385.4
申请日：2017-11-16
Applicant: 三星电子株式会社
IPC: G06F12/06 , G06F12/0875
CPC classification number: G06F12/0822 , G06F12/0246 , G06F12/0638 , G06F12/0864 , G06F12/0895 , G06F2212/28 , G06F2212/62 , G06F12/0646 , G06F12/0875
Abstract: 公开一种读取数据的方法以及混合存储器模块。根据一个实施例，所述方法包括：提供一种混合存储器模块，包括：DRAM缓存；闪存；以及用于存储元数据缓存的SRAM；通过对从主机计算机接收的数据访问请求进行解码获取主机地址，其中，主机地址包括DRAM缓存标签和DRAM缓存索引；从DRAM缓存索引获取元数据地址，其中，元数据地址包括元数据缓存标签和元数据缓存索引；基于在SRAM的元数据缓存中的匹配的元数据缓存条目的存在，确定元数据缓存命中；在元数据缓存命中的情况下，从DRAM缓存获取数据并跳过对DRAM缓存的元数据的访问；将从DRAM缓存获取的数据返回到主机计算机。
-
公开(公告)号：CN108345433A
公开(公告)日：2018-07-31
申请号：CN201810070223.3
申请日：2018-01-24
Applicant: 三星电子株式会社
IPC: G06F3/06
CPC classification number: G06F3/0607 , G06F3/0641 , G06F3/0673
Abstract: 本发明公开一种用于最大化的可去重存储器的方法、存储器系统和产品。存储器系统可以包含大哈希表和小哈希表。存储器系统还可以包含溢出区域以及用于将逻辑地址映射到物理行标识符(PLID)的转换表，物理行标识符可以包含区域标识符和物理地址。
-
公开(公告)号：CN108334284A
公开(公告)日：2018-07-27
申请号：CN201810052389.2
申请日：2018-01-19
Applicant: 三星电子株式会社
CPC classification number: G06F12/0246 , G06F2212/1024 , G06F2212/1044 , G06F2212/2022 , G06F2212/7201 , G06F2212/7205 , G06F3/0611 , G06F3/0659 , G06F3/0689 , G06F12/0253
Abstract: 提供了一种尾延迟感知前台垃圾收集算法。公开了一种固态驱动器(SSD)。SSD可包括：主机接口逻辑，用于从主机接收写命令；闪存，用于存储数据。SSD也可包括：SSD控制器，可包括用于即时阈值和尾延迟阈值的存储器以及闪存转换层。闪存转换层可以在SSD上的自由页的数量小于即时阈值时调用即时垃圾收集策略，并在自由页的数量小于尾延迟阈值时调用尾延迟感知垃圾收集策略。尾延迟垃圾收集策略将写命令和垃圾收集命配对。
-
-
Patent Agency Ranking
公开(公告)号：CN110032708B
公开(公告)日：2024-11-08
申请号：CN201910016966.7
申请日：2019-01-08
Applicant: 三星电子株式会社
Inventor： 克里希纳·T·马拉迪 , 谷芃 , 郑宏忠 , 罗伯特·瑞南
IPC: G06F17/15 , G06N3/0464 , G06N3/063
Abstract: 本发明涉及一种使用查找表的计算加速器。所述加速器可通过从查找表检索两个浮点操作数的乘积的小数部分或通过从查找表检索两个浮点操作数的乘积来加速浮点乘法，或者所述加速器可从查找表检索浮点向量的点积。所述加速器可实施在三维存储总成中。所述加速器可使用近似法、乘法查找表的对称性及零跳过来改善性能。也提供计算乘积的方法及系统和计算点积及计算卷积的方法。
-
公开(公告)号：CN110673980B
公开(公告)日：2024-09-20
申请号：CN201910496617.X
申请日：2019-06-03
Applicant: 三星电子株式会社
Abstract: 根据一个一般方面，提供了一种存储装置以及多芯片系统。存储装置可包括多个堆叠的集成电路裸片，所述多个堆叠的集成电路裸片包括存储单元裸片及逻辑裸片。存储单元裸片可被配置成将数据存储在存储地址处。逻辑裸片可包括与所述堆叠的集成电路裸片的接口且所述接口被配置成在存储单元裸片与至少一个外部器件之间传送存储器存取。逻辑裸片可包括可靠性电路，可靠性电路被配置成改善存储单元裸片内的数据错误。可靠性电路可包括备用存储器以及地址表，备用存储器被配置成存储数据，地址表被配置成将与错误相关联的存储地址映射到备用存储器。可靠性电路可被配置成判断存储器存取是否与错误相关联，且如果是，则利用备用存储器来完成存储器存取。
-
公开(公告)号：CN109508307B
公开(公告)日：2024-01-05
申请号：CN201810945829.7
申请日：2018-08-16
Applicant: 三星电子株式会社
Inventor： 克里希纳·T·马拉迪 , 郑宏忠 , 罗伯特·瑞南
IPC: G06F13/16
Abstract: 本发明提供一种高带宽存储(HBM)系统，包含高带宽存储装置和逻辑电路。逻辑电路从主机装置接收第一命令且将接收到的第一命令转换成通过第二接口发送到高带宽存储装置的存储器内处理(PIM)命令。从主机装置接收到第一命令时与高带宽存储系统准备好从主机装置接收另一命令时之间的时间是确定性的。逻辑电路还从主机装置接收第四命令和第五命令。第五命令请求时间估计信息，所述时间估计信息和接收到第五命令时与高带宽存储系统准备好从主机装置接收另一命令时之间的时间相关。时间估计信息包含确定性时间段和非确定性时间段的估计时间段。
-
公开(公告)号：CN109299024B
公开(公告)日：2024-01-05
申请号：CN201810602179.6
申请日：2018-06-12
Applicant: 三星电子株式会社
Abstract: 本发明提供一种在高带宽存储器HBM+系统中协调存储器命令的方法，方法包含将主机存储器控制器命令从主机存储器控制器发送到存储器，在协调存储器控制器处接收主机存储器控制器命令，将主机存储器控制器命令从协调存储器控制器转发到存储器，以及由协调存储器控制器基于主机存储器控制器命令来调度协调存储器控制器命令。
-
-
-
-
-
-
-
-
-
Search Results
142
records
(took 0.026 seconds)
