-
公开(公告)号：CN110246762A
公开(公告)日：2019-09-17
申请号：CN201910506664.8
申请日：2019-06-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/3213
Abstract: 本发明提供一种金属侧壁的制备方法及器件结构，所述制备方法包括：提供一衬底，并于所述衬底的上表面由下至上依次形成金属薄膜层及掩膜图形层，其中所述掩膜图形层暴露出部分所述金属薄膜层；以所述掩膜图形层为刻蚀掩膜，采用离子束刻蚀工艺对所述金属薄膜层进行刻蚀，以于所述金属薄膜层中形成刻蚀沟槽，同时利用刻蚀过程中金属原子的再沉积于所述掩膜图形层的侧壁表面形成金属侧壁；对所述金属侧壁进行掩膜去除处理，以去除所述金属侧壁外表面的掩膜图形层。通过本发明解决了现有采用光刻工艺或剥离工艺制备金属侧壁时因受限于光刻精度无法制备出超薄金属侧壁的问题。
-
公开(公告)号：CN110148664A
公开(公告)日：2019-08-20
申请号：CN201910394198.9
申请日：2019-05-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种约瑟夫森结的制备方法，包括：于基底上外延生长第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构；刻蚀三层薄膜结构定义出底电极，刻蚀第一绝缘材料层及第二超导材料层定义出结区；于器件表面沉积第二绝缘材料层，第二绝缘材料层的厚度大于三层薄膜结构的厚度，去除结区上表面凸起的第二绝缘材料层；平坦化第二绝缘材料层，使其上表面与结区的上表面平齐；于第二绝缘材料层表面生长金属薄膜，并刻蚀形成旁路电阻；于器件表面生长第三超导材料层，并刻蚀形成电极引出结构。本发明通过缩小结区和其它位置减薄速率的差别，提升器件表面的平坦度；通过化学机械抛光避免弱连接；大大提高器件质量。
-
公开(公告)号：CN107229021B
公开(公告)日：2019-07-19
申请号：CN201710372145.8
申请日：2017-05-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R33/035
Abstract: 本发明提供一种三维磁场测量组件及制备方法，组件至少包括：衬底、制备在所述衬底上第一SQUID器件、第二SQUID器件、第三SQUID器件、第一探测线圈、第二探测线圈以及第三探测线圈，其中，所述第一探测线圈与第一SQUID器件相连，且所述第一探测线圈的法线方向与X轴方向平行；所述第二探测线圈与第二SQUID器件相连，且所述第二探测线圈的法线方向与Y轴方向平行；所述第三探测线圈与第三SQUID器件相连，且所述第三探测线圈的法线方向与Z轴方向平行。本发明在同一个衬底上制备了3个SQUID器件，且每个SQUID器件探测1个空间方向的磁场，这种方法省略了现有技术组件中的立方体结构，减小了三维磁场探测组件的体积和安装难度，降低了制备成本，缩小了三个器件之间非正交性误差。
-
公开(公告)号：CN107704649A
公开(公告)日：2018-02-16
申请号：CN201710727195.3
申请日：2017-08-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: 本发明提供一种约瑟夫森结电路模型和超导集成电路结构及建立方法，所述电路模型建立方法包括：在仿真软件中定义nano-bridge约瑟夫森结的结类型定义语句，并根据结类型定义语句建立初级电路模型；对初级电路模型进行测试，得到相应测试曲线；提供一基于nano-bridge约瑟夫森结的超导器件，并通过对其进行测试，得到相应测试曲线；通过将得到的测试曲线进行对比拟合，并根据对比拟合结果修改初级电路模型，进而得到所述电路模型。通过本发明所述结构和建立方法，解决了现有仿真软件中没有nano-bridge约瑟夫森结电路模型及无法使用nano-bridge约瑟夫森结实现超导集成电路设计的问题。
-
公开(公告)号：CN106953000A
公开(公告)日：2017-07-14
申请号：CN201710154577.1
申请日：2017-03-15
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L39/025 , H01L39/223 , H01L39/2493
Abstract: 本发明提供一种集成于约瑟夫森结的超导磁场线圈及其制备方法，所述超导磁场线圈包括：多条底层磁场线圈层、多条顶层磁场线圈层、第二绝缘材料层；所述多条底层磁场线圈层和多条顶层磁场线圈层之间通过所述第二绝缘材料层隔离；所述第二绝缘材料层中设有开孔，所述开孔中填充有第三超导材料层；所述顶层磁场线圈层通过所述开孔中的第三超导材料层连接相邻两条底层磁场线圈层，从而形成整个超导磁场线圈。本发明制备的超导磁场线圈能够在约瑟夫森结处产生磁场，而且通入电流数值将比现有技术所需的电流小，可以扩展约瑟夫森结随磁场变化测量中的磁场范围，提升测量效率。
-
Patent Agency Ranking
公开(公告)号：CN105449094A
公开(公告)日：2016-03-30
申请号：CN201511018443.4
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L39/025 , H01L39/12 , H01L39/223 , H01L39/2406 , H01L39/2416 , H01L39/2493
Abstract: 本发明提供一种氮化铌薄膜的制备方法、SQUID器件及其制备方法，包括：在衬底上采用磁控溅射方式依次外延生长第一氮化铌材料层、第一绝缘材料层、第二氮化铌材料层的三层薄膜结构；通过刻蚀形成底电极图形；形成约瑟夫森结；沉积第二绝缘材料层；制备旁路电阻；沉积第三氮化铌材料层，并形成顶电极。该SQUID器件包括：衬底，制备于所述衬底上的超导环，制备于所述衬底上并嵌于所述超导环的环路上的约瑟夫森结，所述约瑟夫森结包括底电极、绝缘材料层和对电极。本发明提供一种制备高质量氮化铌薄膜的方法，并在此基础上制备出基于氮化铌/氮化铝/氮化铌约瑟夫森结的SQUID器件，使得SQUID器件可以在高于4.2K的温度下工作，降低了超导SQUID器件的制冷成本。
-
公开(公告)号：CN105428517A
公开(公告)日：2016-03-23
申请号：CN201510750190.3
申请日：2015-11-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L39/24 , H01L39/02 , H01L39/06 , H01L23/532 , H01L21/768
CPC classification number: H01L39/2493 , H01L21/76838 , H01L23/53285 , H01L39/025 , H01L39/06 , H01L2221/1068
Abstract: 本发明提供一种双通道超导连接及其制备方法，包括：于衬底上依次制备第一超导材料层、第一绝缘材料层、第二超导材料层；刻蚀第二超导材料层和第一绝缘材料层，露出第一超导材料层；刻蚀第一、第二超导材料层，形成双通道超导连接和约瑟夫森结；于第一绝缘材料层和衬底上形成第二绝缘材料层；形成旁路电阻；沉积第三超导材料层，并形成配线。双通道超导连接包括：并联的第一、第二通道，第一通道包括依次层叠的衬底、底电极、绝缘材料层及对电极；所述第二通道为衬底上的纯超导通道。本发明通过改进超导电路版图，在制备层间超导通道时，并联一个纯的超导连接通道，克服了以往的连接通道的约瑟夫森效应，提高了超导电路器件的性能及其稳定性。
-
公开(公告)号：CN119764203A
公开(公告)日：2025-04-04
申请号：CN202411893106.9
申请日：2024-12-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/66
Abstract: 本发明提供一种介电层厚度的测量方法，包括如下步骤：提供一半导体结构，包括第一图形区域和第二图形区域，其中，第一图形区域和第二图形区域上形成有经过减薄处理的介电层；测量第一图形区域上介电层的厚度得到第一厚度，并测量第一图形区域和第二图形区域之间介电层的厚度差得到台阶厚度；基于第一厚度和台阶厚度的差值，得到第二图形区域上介电层的厚度。通过本发明提供的介电层厚度的测量方法，解决了现有测量方案存在测量结果不准确且会对电路造成不良影响的问题。
-
公开(公告)号：CN114496915B
公开(公告)日：2025-03-25
申请号：CN202210107776.8
申请日：2022-01-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768 , H10N69/00 , H01L23/522
Abstract: 本发明提供一种应用于超导集成电路的堆栈式电连接结构及其制备方法，通过对光刻胶层进行图形化形成光刻窗口，并基于该光刻窗口形成超导连接层，然后在该超导连接层上形成上层超导金属层，实现上下两层超导金属层通过超导连接层的电性连通。由于光刻胶层是通过曝光显影形成光刻窗口，光刻窗口的形状非常规则，所以形成的超导连接层形状非常规则，同时上层超导金属层形成于该规则的超导连接层上，如此实现预设层数超导金属层的互连，得到的电连接结构具有方块电感特点，电感值小且易控制；另外，电连接通路图形规整完好，大幅提升孔洞的导通承载电流，且电流路径没有弯折，电流分布均匀；最后，光刻窗口工艺密度大，可以有效降低电连接结构体积。
-
公开(公告)号：CN112949229B
公开(公告)日：2024-08-20
申请号：CN202110340321.6
申请日：2021-03-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/32
Abstract: 本发明提供一种超导高速存储器，包括：输入缓冲阵列，用于并行暂存输入数据；存储阵列，连接于输入缓冲阵列的输出端，包括多个存储块，用于并行存储输入缓冲阵列输出的数据；输出缓冲阵列，连接于存储阵列的输出端，用于并行暂存存储阵列输出的数据；地址译码控制电路，连接输入缓冲阵列、存储阵列及输出缓冲阵列，分别为输入缓冲阵列及第二缓冲阵列提供有效信号，为存储阵列提供置位信号及复位信号。本发明的超导高速存储器架构简单，可以对并行数据进行存储，拓展了目前应用超导电路实现的高速存储器只能存储串行数据的现状，且无需加入额外的并串转换电路，简化了设计、缩短了存取时间、也降低了片上硬件资源的消耗。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.037 seconds)
