公开(公告)号：CN110148664B

公开(公告)日：2021-01-19

申请号：CN201910394198.9

申请日：2019-05-13

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 唐鑫 ,  王会武 ,  张栖瑜 ,  石炜峰 ,  应利良 ,  公凯轩 ,  彭炜 ,  王镇

IPC: H01L39/24 ,  H01L39/22

Abstract: 本发明提供一种约瑟夫森结的制备方法，包括：于基底上外延生长第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构；刻蚀三层薄膜结构定义出底电极，刻蚀第一绝缘材料层及第二超导材料层定义出结区；于器件表面沉积第二绝缘材料层，第二绝缘材料层的厚度大于三层薄膜结构的厚度，去除结区上表面凸起的第二绝缘材料层；平坦化第二绝缘材料层，使其上表面与结区的上表面平齐；于第二绝缘材料层表面生长金属薄膜，并刻蚀形成旁路电阻；于器件表面生长第三超导材料层，并刻蚀形成电极引出结构。本发明通过缩小结区和其它位置减薄速率的差别，提升器件表面的平坦度；通过化学机械抛光避免弱连接；大大提高器件质量。

公开(公告)号：CN110148664A

公开(公告)日：2019-08-20

申请号：CN201910394198.9

申请日：2019-05-13

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 唐鑫 ,  王会武 ,  张栖瑜 ,  石炜峰 ,  应利良 ,  公凯轩 ,  彭炜 ,  王镇

IPC: H01L39/24 ,  H01L39/22

Abstract: 本发明提供一种约瑟夫森结的制备方法，包括：于基底上外延生长第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构；刻蚀三层薄膜结构定义出底电极，刻蚀第一绝缘材料层及第二超导材料层定义出结区；于器件表面沉积第二绝缘材料层，第二绝缘材料层的厚度大于三层薄膜结构的厚度，去除结区上表面凸起的第二绝缘材料层；平坦化第二绝缘材料层，使其上表面与结区的上表面平齐；于第二绝缘材料层表面生长金属薄膜，并刻蚀形成旁路电阻；于器件表面生长第三超导材料层，并刻蚀形成电极引出结构。本发明通过缩小结区和其它位置减薄速率的差别，提升器件表面的平坦度；通过化学机械抛光避免弱连接；大大提高器件质量。

公开(公告)号：CN118510375A

公开(公告)日：2024-08-16

申请号：CN202310117475.8

申请日：2023-02-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 应利良 ,  石炜峰 ,  彭炜 ,  任洁 ,  王镇

IPC: H10N60/01 ,  H10N60/12 ,  H10N60/80

Abstract: 本发明提供一种约瑟夫森结制备方法及超导电子器件制备方法，先形成呈条状的上电极超导线条，然后将上电极超导线条刻蚀形成块状的上超导电极，相对直接形成块状的超导电极能够更加精确的控制约瑟夫森结的尺寸，提高制备得到的超导电子器件的工作性能及稳定性；同时，由于上电极超导线条的材料与第一绝缘层的材料相比，刻蚀选择比更高，刻蚀形成上超导电极时，不会对第一绝缘层产生影响，而且，控制刻蚀形成上超导电极的刻蚀方向及刻蚀时间，通过过刻可以使形成的上超导电极的下表面表面积做到更小，也即使得形成的约瑟夫森结尺寸做到更小，提高制备得到的超导电子器件的工作性能。

公开(公告)号：CN114496915B

公开(公告)日：2025-03-25

申请号：CN202210107776.8

申请日：2022-01-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 应利良 ,  林倩 ,  石炜峰 ,  任洁 ,  王镇

IPC: H01L21/768 ,  H10N69/00 ,  H01L23/522

Abstract: 本发明提供一种应用于超导集成电路的堆栈式电连接结构及其制备方法，通过对光刻胶层进行图形化形成光刻窗口，并基于该光刻窗口形成超导连接层，然后在该超导连接层上形成上层超导金属层，实现上下两层超导金属层通过超导连接层的电性连通。由于光刻胶层是通过曝光显影形成光刻窗口，光刻窗口的形状非常规则，所以形成的超导连接层形状非常规则，同时上层超导金属层形成于该规则的超导连接层上，如此实现预设层数超导金属层的互连，得到的电连接结构具有方块电感特点，电感值小且易控制；另外，电连接通路图形规整完好，大幅提升孔洞的导通承载电流，且电流路径没有弯折，电流分布均匀；最后，光刻窗口工艺密度大，可以有效降低电连接结构体积。

公开(公告)号：CN114496915A

公开(公告)日：2022-05-13

申请号：CN202210107776.8

申请日：2022-01-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 应利良 ,  林倩 ,  石炜峰 ,  任洁 ,  王镇

IPC: H01L21/768 ,  H01L27/18 ,  H01L23/522

Abstract: 本发明提供一种应用于超导集成电路的堆栈式电连接结构及其制备方法，通过对光刻胶层进行图形化形成光刻窗口，并基于该光刻窗口形成超导连接层，然后在该超导连接层上形成上层超导金属层，实现上下两层超导金属层通过超导连接层的电性连通。由于光刻胶层是通过曝光显影形成光刻窗口，光刻窗口的形状非常规则，所以形成的超导连接层形状非常规则，同时上层超导金属层形成于该规则的超导连接层上，如此实现预设层数超导金属层的互连，得到的电连接结构具有方块电感特点，电感值小且易控制；另外，电连接通路图形规整完好，大幅提升孔洞的导通承载电流，且电流路径没有弯折，电流分布均匀；最后，光刻窗口工艺密度大，可以有效降低电连接结构体积。