公开(公告)号：CN1139988C

公开(公告)日：2004-02-25

申请号：CN98119312.9

申请日：1998-09-11

Applicant: 日本电气株式会社 ,  恩益禧电子股份有限公司

Inventor： 藤井威男 ,  成田薰 ,  堀口洋子

IPC: H01L23/60

CPC classification number: H03K5/08 ,  H01L27/0251 ,  H01L27/0255 ,  H01L27/0288 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种带有防止静电放电保护电路的半导体集成电路，其中一个箝位件与MIS晶体管相连，以在带电器件模型下防止击穿，一寄生双极晶体管、MOS晶体管或其栅极由比转换门的绝缘膜厚的绝缘膜构成的MIS晶体管可用作箝位件。

公开(公告)号：CN1384536A

公开(公告)日：2002-12-11

申请号：CN01125249.9

申请日：1996-10-14

Applicant: 日本电气株式会社

Inventor： 成田薰

IPC: H01L21/336 ,  H01L21/8239

CPC classification number: H01L27/1203 ,  H01L27/10808 ,  H01L29/41775

Abstract: 本发明提供一种制造场效应晶体管的方法。在半导体衬底上配置绝缘膜,该绝缘膜有设置于半导体衬底的预定区域上的开口,在绝缘膜之上设置第一多晶硅膜。与第一多晶硅膜相接触地设置第二多晶硅膜。选择地设置栅绝缘膜,它在半导体衬底的预定区域上延伸,并在第二多晶硅膜和围绕第二多晶硅膜的那部分第一多晶硅膜上延伸。在栅绝缘膜上设置栅极,在栅绝缘膜下限定复合沟道区,使其延伸过栅绝缘膜下的第一和第二多晶硅膜以及栅绝缘膜下的半导体衬底。在第一多晶硅膜中选择地设置源区和漏区,使源区和漏区通过复合沟道区相连。