-
公开(公告)号:CN105911787B
公开(公告)日:2019-06-04
申请号:CN201610524817.8
申请日:2016-07-05
申请人: 厦门天马微电子有限公司 , 天马微电子股份有限公司
IPC分类号: G02F1/1362 , H05F3/02
CPC分类号: G02F1/136204 , G02F1/133345 , G02F1/133514 , G02F1/134309 , G02F1/136286 , G02F1/1368 , G02F2201/123 , H01L23/60 , H01L27/0251 , H01L27/0266 , H01L27/0296 , H01L27/1218 , H01L27/1222 , H01L27/1244 , H01L29/78678
摘要: 本发明公开了一种阵列基板以及显示面板,该阵列基板包括:透明基板,所述透明基板包括显示区以及边框区;设置所述透明基板同一侧的像素结构以及防静电开关管;所述像素结构包括像素薄膜晶体管;所述像素薄膜晶体管位于所述显示区,所述防静电开关管位于所述边框区;位于所述防静电开关管背离所述透明基板一侧的第一接地走线以及位于所述防静电开关管与所述透明基板之间的第二接地走线;其中,在垂直于所述透明基板的方向上,所述第一接地走线以及所述第二接地走线在所述透明基板上的投影均位于所述边框区;所述第一接地走线通过所述防静电开关管与所述第二接地走线连接。所述阵列基板具有较好的静电防护效果。
-
公开(公告)号:CN108807366A
公开(公告)日:2018-11-13
申请号:CN201810326240.9
申请日:2018-04-12
申请人: 意法半导体股份有限公司
发明人: D·G·帕蒂
CPC分类号: H01L27/0251 , H01L29/1095 , H01L29/41766 , H01L29/66696 , H01L29/66734 , H01L29/7803 , H01L29/7809 , H01L29/7813 , H01L29/7815 , H01L27/0203 , H01L29/0603 , H01L29/0684
摘要: 一种功率MOS器件,其中功率MOS晶体管具有耦合至电源节点的漏极端子、耦合至驱动节点的栅极端子以及耦合至负载节点的源极端子。检测MOS晶体管具有耦合至检测节点的漏极端子、耦合至驱动节点的栅极端子以及耦合至负载节点的源极端子。检测电阻器具有耦合至电源节点的第一端子以及耦合至检测节点的第二端子。
-
公开(公告)号:CN108629407A
公开(公告)日:2018-10-09
申请号:CN201710773215.0
申请日:2017-08-31
申请人: 意法半导体有限公司
IPC分类号: G06N3/063
CPC分类号: G06N3/04 , G06N3/049 , G06N3/063 , G06N3/0635 , H01L27/0251 , H01L29/42376 , H03K3/356
摘要: 一种集成式人工神经元装置,包括输入信号节点、输出信号节点和参考电源节点。积分器电路接收输入信号并且对输入信号进行积分从而产生积分信号。发生器电路接收积分信号,并且当积分信号超过阈值时,传送输出信号。积分器电路包括耦合在输入信号节点与参考电源节点之间的主电容器。积分器电路包括耦合在输入信号节点与输出信号节点之间的主MOS晶体管。主MOS晶体管具有耦合到输出信号节点的栅极和与栅极相互耦合的衬底。
-
公开(公告)号:CN104143973B
公开(公告)日:2018-08-21
申请号:CN201410188400.X
申请日:2014-05-06
申请人: 英飞凌科技奥地利有限公司
IPC分类号: H03K17/687 , H01L29/78 , H01L27/02
CPC分类号: H01L27/0251
摘要: 提供了一种半导体器件。开关组件包括控制元件和集成电路。集成电路包括第一晶体管元件和并联地电连接到第一晶体管元件的第二晶体管元件。第一晶体管元件包括第一晶体管,所述第一晶体管的栅极电极设置在半导体衬底的第一主表面中的第一沟槽中。第二晶体管元件包括第二晶体管以及与在第二沟槽中的栅极电极接触的第二栅极导电线,所述第二晶体管的栅极电极设置在第一主表面中的第二沟槽中。控制元件被配置为控制施加到第二栅极导电线的电势。
-
公开(公告)号:CN108231741A
公开(公告)日:2018-06-29
申请号:CN201711261046.9
申请日:2017-12-04
申请人: 通嘉科技股份有限公司
IPC分类号: H01L23/544 , H01L29/78
CPC分类号: H01L27/0248 , H01L21/26513 , H01L21/76202 , H01L23/34 , H01L27/0251 , H01L29/0615 , H01L29/0649 , H01L29/7805 , H01L29/7811 , H01L29/7803 , H01L22/30
摘要: 本发明公开了一种具有热敏单元的垂直双扩散金属氧化物半导体功率元件。所述垂直双扩散金属氧化物半导体功率元件包含垂直双扩散金属氧化物半导体功率晶体管和至少一热敏单元。所述垂直双扩散金属氧化物半导体功率晶体管包含第一金属层、基底层、磊晶层、第二金属层和多条第一多晶硅层,其中所述多条第一多晶硅层的每一第一多晶硅层对应第一氧化层、第一掺杂井和第二掺杂井、第一掺杂区和第二掺杂区和一第二氧化层。所述至少一热敏单元是用于检测所述垂直双扩散金属氧化物半导体功率晶体管在操作时的温度,且所述垂直双扩散金属氧化物半导体功率晶体管和所述至少一热敏单元是共享相同制程。因此,本发明并不会有现有技术太慢启动过温度保护的缺点。
-
公开(公告)号:CN104821315B
公开(公告)日:2018-06-15
申请号:CN201410507446.3
申请日:2014-09-28
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L27/02
CPC分类号: H01L27/0629 , H01L23/481 , H01L23/5226 , H01L23/60 , H01L25/0657 , H01L27/0251 , H01L27/0688 , H01L27/092 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
摘要: 本发明提供了一种或多种具有堆叠结构和静电放电(ESD)保护的半导体布置。半导体布置包括第一衬底、第二衬底、ESD焊盘、ESD器件及连接第一衬底和第二衬底的第一层间通孔。第一衬底包括第一PMOS器件和第一器件,而第二衬底包括第一NMOS器件和第二器件。可选地,第一衬底包括第一PMOS器件和第一NMOS器件,而第二衬底包括第一器件和第二器件。
-
公开(公告)号:CN107968087A
公开(公告)日:2018-04-27
申请号:CN201710862981.4
申请日:2017-09-22
申请人: 瑞萨电子株式会社
发明人: 成田幸辉
IPC分类号: H01L27/02
CPC分类号: H02H9/046 , H01L27/0296 , H03K5/08 , H01L27/0251
摘要: 本申请涉及半导体集成电路和包括该半导体集成电路的半导体器件。根据实施例,一种半导体集成电路,包括:电路块,设置在电源电压线和参考电压线之间;电路块,设置在电源电压线和参考电压线之间;箝位单元,设置在电源电压线和参考电压线之间,并且当使用第一时间常数检测到施加ESD电压时处于导通;触发电路,当使用小于所述第一时间常数的第二时间常数检测到施加ESD电压时,使触发信号有效;以及晶体管,设置在电路块之间的信号线与电源电压线或参考电压线之间。
-
公开(公告)号:CN107799516A
公开(公告)日:2018-03-13
申请号:CN201710762460.1
申请日:2017-08-30
申请人: 三星电子株式会社
IPC分类号: H01L27/02
CPC分类号: H01L27/0924 , B82Y10/00 , H01L21/02603 , H01L21/823821 , H01L21/823842 , H01L29/0653 , H01L29/0673 , H01L29/0847 , H01L29/1054 , H01L29/1079 , H01L29/401 , H01L29/42364 , H01L29/42392 , H01L29/495 , H01L29/66439 , H01L29/66545 , H01L29/775 , H01L29/7845 , H01L27/0251
摘要: 一种半导体器件可以包括衬底、第一纳米线、第二纳米线、第一栅极绝缘层、第二栅极绝缘层、第一金属层和第二金属层。第一栅极绝缘层可以沿着第一纳米线的周界。第二栅极绝缘层可以沿着第二纳米线的周界。第一金属层可以沿着第一纳米线的周界在第一栅极绝缘层的顶表面上。第一金属层可以具有第一晶粒尺寸。第二金属层可以沿着第二纳米线的周界在第二栅极绝缘层的顶表面上。第二金属层可以具有不同于第一晶粒尺寸的第二晶粒尺寸。
-
公开(公告)号:CN107452731A
公开(公告)日:2017-12-08
申请号:CN201710281744.9
申请日:2017-04-26
申请人: 英特矽尔美国有限公司
发明人: 阿布·T·卡比尔
CPC分类号: H01L27/0266 , H01L21/8222 , H01L21/823475 , H01L27/0207 , H01L27/0259 , H01L27/027 , H01L29/1095 , H01L29/42304 , H01L27/0251 , H01L23/62 , H01L27/0292
摘要: 一种多指ESD保护装置的增强布局具有若干实施例。在这些实施例中,用作基于多指NPN(基于多指PNP)的多指ESD保护装置中的电压钳位器的NPN(或PNP)晶体管的基极触点设置在多指ESD保护装置的相对边缘处并且垂直于多指ESD保护装置中的指状物的取向定向。类似地,在基于多指NMOS(或基于多指PMOS)的多指ESD保护装置中用作电压钳位器的NMOS(或PMOS)晶体管的主体触点设置在多指ESD保护装置的相对边缘处并且垂直于多指ESD保护装置中的指状物的取向定向。
-
公开(公告)号:CN107123640A
公开(公告)日:2017-09-01
申请号:CN201710211604.4
申请日:2017-03-31
申请人: 深圳市环宇鼎鑫科技有限公司
发明人: 宇思洋
CPC分类号: H01L23/60 , H01L23/62 , H01L27/0251
摘要: 本发明涉及半导体器件、电路组件及集成电路。本发明提供了一种半导体器件,其包括:半导体衬底;位于半导体衬底中的第一导电类型的第一掺杂区和第二掺杂区以及第二导电类型的第三掺杂区和第四掺杂区,其中第三掺杂区毗邻第一掺杂区并且位于第一掺杂区下方,第四掺杂区毗邻第二掺杂区并且位于第二掺杂区下方;隔离结构,其配置成将第一掺杂区和第三掺杂区与第二掺杂区和第四掺杂区隔离;以及第二导电类型的阱,其半导体衬底中布置在第二掺杂区和第四掺杂区下方并且毗邻第二掺杂区和第四掺杂区。
-
-
-
-
-
-
-
-
-