公开(公告)号：CN110707084B

公开(公告)日：2022-06-14

申请号：CN201811041793.6

申请日：2018-09-07

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 黄楷珞 ,  李甫哲 ,  张峰溢 ,  陈界得 ,  蔡孟珈

IPC分类号： H01L27/108 ,  H01L21/8242

摘要： 本发明公开一种电容结构及其制作方法，该电容结构包含一基底，其上具有一存储节点接触；一筒状下电极，设于所述存储节点接触上；一支撑结构，水平的支撑所述筒状下电极的一侧壁，其中所述支撑结构具有一上表面，高于所述筒状下电极的上表面，其中所述支撑结构的上表面具有一V型剖面轮廓；一电容介电层，顺形的覆盖所述筒状下电极与所述支撑结构；以及一上电极，覆盖在所述电容介电层上。

公开(公告)号：CN110299360B

公开(公告)日：2022-04-26

申请号：CN201810239010.9

申请日：2018-03-22

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 吴柏翰 ,  冯立伟 ,  洪士涵 ,  李甫哲 ,  蔡建成

IPC分类号： H01L27/108

摘要： 本发明公开一种半导体结构及其制作方法，其中该半导体结构包含基底；主动区域；元件绝缘区域，围绕主动区域；第一、第二位线结构，位于基底上；导电扩散区域，位于主动区域内，且介于第一、第二位线结构间；接触洞，位于第一、第二位线结构间，显露出部分导电扩散区域；埋入插塞层，设于接触洞内，直接接触导电扩散区域；及存储节点接触层，设于接触洞内的埋入插塞层上，其中存储节点接触层包含一向下凸出部，被埋入插塞层环绕，其中埋入插塞层具有一U形截面轮廓。

公开(公告)号：CN109817521B

公开(公告)日：2022-04-12

申请号：CN201711163834.4

申请日：2017-11-21

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 张峰溢 ,  李甫哲

IPC分类号： H01L21/306 ,  H01L21/3105 ,  H01L21/311

摘要： 本发明公开一种用来改善平坦化负载效应的半导体制作工艺，其步骤包含在基底的第一区域与第二区域上形成多个第一凸起图形，其中第一区域中的凸起图形的密度比第二区域中的高、在该基底与该些第一凸起图形上形成第一介电层，其中该第一介电层具有多个对应到下方该些第一凸起图形的第二凸起图形、在第一介电层上形成第二介电层、进行第一平坦化制作工艺移除部分的第二介电层，以露出该些第二凸起图形的顶面、进行一蚀刻制作工艺移除第一介电层的该些第二凸起图形、移除剩余的第二介电层、以及对第一介电层进行另一次平坦化制作工艺。

公开(公告)号：CN110707038B

公开(公告)日：2022-03-22

申请号：CN201811049497.0

申请日：2018-09-10

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 张峰溢 ,  李甫哲 ,  张翊菁 ,  黄楷珞 ,  林盈志 ,  林刚毅

IPC分类号： H01L21/768 ,  H01L21/033

摘要： 本发明公开一种半导体装置及其形成方法，半导体装置包含基底、栅极结构、第一介电层、第二介电层、第一插塞与两金属导线。基底设置有浅沟槽隔离以在基底上定义出主动区，而栅极结构设置在基底上，覆盖主动区与浅沟槽隔离之间的交界。第一介电层设置在基底上，覆盖栅极结构，第一插塞则设置在第一介电层内，直接接触栅极结构的导电层与主动区。第二介电层，设置在第一介电层上，其中，第一插塞与栅极结构被第一介电层与第二介电层完全覆盖。两金属导线则设置在该第二介电层内。

公开(公告)号：CN108269762B

公开(公告)日：2021-06-08

申请号：CN201611252222.8

申请日：2016-12-30

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 张峰溢 ,  何建廷 ,  邹世芳 ,  李甫哲

IPC分类号： H01L21/8242 ,  H01L27/108

摘要： 本发明公开一种半导体存储装置的制作方法，对半导体基底上的存储节点接触进行清洗处理，并于清洗处理之后于存储节点接触上形成金属硅化物层，且于金属硅化物层形成之后再形成栅极接触开口贯穿半导体基底上的晶体管的盖层而暴露出晶体管的栅极结构。通过本发明的半导体存储装置的制作方法，可避免晶体管的栅极结构被存储节点接触的清洗处理产生影响或/及破坏，故可确保晶体管的电性表现正常。

公开(公告)号：CN108257934B

公开(公告)日：2021-02-19

申请号：CN201611247351.8

申请日：2016-12-29

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 张峰溢 ,  李甫哲 ,  邱仅鑫

IPC分类号： H01L23/488 ,  H01L21/60

摘要： 本发明公开一种焊垫开口及熔丝焊接口的制作方法与焊垫开口结构。该焊垫开口及熔丝焊接口的制作方法包含提供一介电层，其中一导电垫和一熔丝位于介电层中，形成一第一掩模，覆盖介电层，接着进行第一次移除制作工艺，以第一掩模为掩模，移除部分的介电层以形成一第一沟槽，其中导电垫位于第一沟槽的正下方并且未从第一沟槽暴露出来，然后移除第一掩模，之后形成一第二掩模覆盖介电层，接续进行第二次移除制作工艺，以第二掩模为掩模，移除第一沟槽正下方的介电层以形成一焊垫开口，并且移除熔丝正上方的介电层以形成一熔丝焊接口。

公开(公告)号：CN109390285B

公开(公告)日：2021-02-12

申请号：CN201710669727.2

申请日：2017-08-08

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 张峰溢 ,  李甫哲

IPC分类号： H01L21/8242 ,  H01L27/108

摘要： 本发明公开了一种接触结构及其制作方法。制作接触结构的方法，其步骤包含在基底上形成多个掩模条、在每一掩模条周围形成圆形掩模，其中该些圆形掩模彼此接触并与掩模条界定出多个开口图形；以掩模条以及圆形掩模为蚀刻掩模进行蚀刻制作工艺将开口图形转印至基底，以在基底中形成多个凹槽；以及在每一凹槽中填入金属形成接触结构。

公开(公告)号：CN110085569B

公开(公告)日：2020-12-22

申请号：CN201810072080.X

申请日：2018-01-25

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 张峰溢 ,  李甫哲 ,  陈界得 ,  张翊菁

IPC分类号： H01L23/538 ,  H01L21/768

摘要： 本发明公开一种半导体结构及其制作方法，该半导体结构包含接触洞，设于层间介电层中；阻障层，内衬接触洞并覆盖层间介电层；接触插塞，位于接触洞内的阻障层上；第一导电结构，一体构成于接触插塞上；第二导电结构，设于层间介电层上；以及间隙，位于第一导电结构与第二导电结构之间。间隙包含一垂直沟槽，向下凹陷至层间介电层中，以及一断口，位于阻障层中，其中断口延伸至第二导电结构下方构成一底切结构。

公开(公告)号：CN110299284B

公开(公告)日：2020-11-03

申请号：CN201810243170.0

申请日：2018-03-23

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 张峰溢 ,  李甫哲

IPC分类号： H01L21/027 ,  H01L27/02 ,  G03F7/20

摘要： 本发明公开一种图案化方法以及图案化结构，其中该图案化方法包括下列步骤。在材料层上形成掩模层。以第一光刻制作工艺于掩模层中形成第一开孔。在第一开孔中形成第一掩模图案。以第二光刻制作工艺于掩模层中形成第二开孔。在第二开孔的内壁上形成第一间隙壁。在形成第一间隙壁之后，在第二开孔中形成第二掩模图案。第一间隙壁于第二开孔中围绕第二掩模图案。移除掩模层以及第一间隙壁。以蚀刻制作工艺将第一掩模图案以及第二掩模图案的图形转移至材料层。

公开(公告)号：CN108666274B

公开(公告)日：2020-10-27

申请号：CN201710206257.6

申请日：2017-03-31

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 张峰溢 ,  李甫哲 ,  詹益旺

IPC分类号： H01L21/8242

摘要： 本发明公开一种半导体存储装置的形成方法，其包含以下步骤。首先，在半导体基底上形成介电层，并在介电层内形成接触垫。然后，在介电层上形成堆叠结构，堆叠结构包含依序堆叠在接触垫上的第一层、第二层与第三层。接着，在堆叠结构上形成图案化掩模层，并且，移除堆叠结构的一部分，而在堆叠结构内形成开口，开口在第二层与第一层内具有倾斜侧壁。然后，垂直地蚀刻开口在第二层内的倾斜侧壁，而形成接触孔。最后，移除图案化掩模层。