利用CMOS工艺制造双极型晶体管

    公开(公告)号:CN88100466A

    公开(公告)日:1988-09-07

    申请号:CN88100466

    申请日:1988-01-26

    CPC classification number: H01L29/66272 H01L21/8249 H01L29/7322

    Abstract: 本发明揭示了一种双极型晶体管,及其与MOSFET器件兼容的制造方法。晶体管本征基区(54)形成于半导体阱(22)的表层,并被一层栅氧化层(44)覆盖。栅氧化层(44)上开出窗口,并且其上淀积掺杂多晶硅,形成与基区(54)接触的多晶硅发射极(68)。侧壁氧化层(82,84)形成于多晶硅发射极结构(68)上。集电区(90)和非本征基区(100)形成于半导体阱(22)之中,并且相对于多晶硅发射极侧壁氧化层(82、84)的对侧边缘自动对齐。

    垂直倒相器电路
    32.
    发明公开

    公开(公告)号:CN86108046A

    公开(公告)日:1987-07-01

    申请号:CN86108046

    申请日:1986-10-28

    Abstract: 本发明实施例中包括一种垂直倒相器(31,32,33)。在一块N型衬底的表面,形成一层P型材料层,再依次形成一层N型层;一层P型层;一层N型和一层P型层(在制备过程中,可以掺各种不同的杂质,这并不超出本发明的范畴)。再沿着以上述方法形成的叠层的一侧蚀刻一条沟槽,在P型和N型层的中间形成一接线端。再形成另一沟槽,其中有一栅极绝缘体和一栅极(A,B)。该栅极作为以上述方法形成的N型沟道和P型沟道晶体管的栅极。

    双端自适应折叠位线布线
    37.
    发明公开

    公开(公告)号:CN85107658A

    公开(公告)日:1986-08-20

    申请号:CN85107658

    申请日:1985-10-14

    CPC classification number: G11C7/18

    Abstract: 在随机存取存贮器列阵中用作寻址存贮单元的布线包括被划分成多个段的位线对,在其同成对的位线的两根耦联的每一端都有读出放大器,字线对耦联在各根位线上的存贮单元寻址。当一对存贮单元读出时位线断开,使一个存贮单元经过位线耦联到读出放大器上。存贮单元经过段线耦联到位线上,用每根段线与一根位线的存贮单元的子列阵相连以减少出现在读出放大器上的电容。通过使读出放大器存取一个以上位线对可增加存贮器列阵的密度。

Patent Agency Ranking