公开(公告)号：CN108352384A

公开(公告)日：2018-07-31

申请号：CN201680057406.0

申请日：2016-10-03

申请人： 德州仪器公司

发明人： 修洋 ,  A·C·阿帕索瓦米 ,  A·萨勒曼 ,  M·迪塞尼亚

IPC分类号： H01L27/04 ,  H01L27/102

CPC分类号： H01L27/0259 ,  H01L29/0623 ,  H01L29/0646 ,  H01L29/41708 ,  H01L29/7322

摘要： 在用于集成电路中的静电放电ESD管理的双极晶体管(200)的所描述实例中，所述双极晶体管(200)在被配置用于ESD保护的双极晶体管单元中实现垂直电流。所述双极晶体管(200)包括选择性嵌入P型浮动掩埋层PBL(230)。在ESD事件期间，所述双极晶体管(200)的基极(260)以极小电流量延伸到所述PBL层(230)。所述PBL层(230)可提供较多孔以支持所述电流，引起所述双极晶体管(200)的降低的保持电压。通过选择性添加所述PBL层(230)，所述双极晶体管(200)在较长脉冲宽度下的电流可伸缩性可显著改善。

公开(公告)号：CN104637811B

公开(公告)日：2017-11-24

申请号：CN201310567397.8

申请日：2013-11-14

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 潘光燃 ,  文燕 ,  王焜 ,  石金成 ,  高振杰

IPC分类号： H01L21/331 ,  H01L29/732 ,  H01L29/10

CPC分类号： H01L29/7322 ,  H01L21/2253 ,  H01L21/2257 ,  H01L21/283 ,  H01L21/31144 ,  H01L21/324 ,  H01L29/0804 ,  H01L29/1004 ,  H01L29/66272 ,  H01L29/732

摘要： 本发明提供了一种晶体管制造方法和一种晶体管，其中晶体管制造方法包括：在形成有第一氧化层和第一基区的衬底的表面生长第二氧化层，第二氧化层位于第一基区的上方；在第二氧化层上的第一预设区域形成发射区；在第二氧化层上的第二预设区域形成接触孔，其中，第二预设区域与第一预设区域不相交；对接触孔区域的第一基区的表层注入掺杂元素；对衬底进行热处理，以激活掺杂元素形成第二基区。本发明能够将浓基区光刻层和接触孔光刻层巧妙的进行工艺整合，实现了浓基区光刻层和接触孔光刻层两者的自对准关系，解决了浓基区与接触孔的对准偏差问题。

公开(公告)号：CN106504992A

公开(公告)日：2017-03-15

申请号：CN201610859002.5

申请日：2016-09-28

申请人： 成都芯源系统有限公司

发明人： 乔伊·迈克格雷格 ,  郑志星 ,  吉扬永 ,  艾瑞克·布劳恩

IPC分类号： H01L21/336 ,  H01L21/266 ,  H01L21/8238

CPC分类号： H01L27/0928 ,  H01L21/823892 ,  H01L21/8249 ,  H01L27/0623 ,  H01L27/0922 ,  H01L29/063 ,  H01L29/0821 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/1004 ,  H01L29/1045 ,  H01L29/1087 ,  H01L29/1095 ,  H01L29/66272 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7322 ,  H01L29/7816 ,  H01L29/7835 ,  H01L21/266 ,  H01L21/8238

摘要： 公开了LDMOS及相关半导体集成电路的制作方法。其中LDMOS器件形成于具有第一掺杂类型的半导体衬底中，该制作方法包括：采用第一掩膜向半导体衬底中注入一系列的杂质，以形成靠近半导体衬底表面且具有第二掺杂类型的第一区域、位于第一区域之下且具有第一掺杂类型的第二区域、以及位于第二区域之下且具有第二掺杂类型的第三区域；采用第二掩膜向半导体衬底中注入杂质，以形成与第一、第二和第三区域毗邻且具有第二掺杂类型的第四区域，其中该第四区域自半导体衬底的表面向下延伸至与第三区域相当的深度；以及采用第三掩膜向第一区域内注入杂质，以形成具有第一掺杂类型的第一阱。

公开(公告)号：CN103681807B

公开(公告)日：2016-08-03

申请号：CN201210325333.2

申请日：2012-09-05

申请人： 无锡华润上华半导体有限公司

发明人： 韩广涛

IPC分类号： H01L29/73 ,  H01L29/06 ,  H01L21/331

CPC分类号： H01L29/7322 ,  H01L29/1004

摘要： 本发明公开了一种双极结型晶体管及其制作方法。该双极结型晶体管，包括：第一导电型底阱区；位于第一导电型底阱区上的第二导电型阱区；分别位于第二导电型阱区两侧且在所述第一导电型底阱区上的第一导电型阱区；位于第二导电型阱区上的第一导电型发射区；位于第一导电型发射区两侧的第二导电型基区；位于第一导电型阱区上的第一导电型集电区；其中，在第一导电型发射区下设有第二导电型注入区。该双极结型晶体管在保证满足放大倍数的需求情况下，具有较好的耐高压性能，其制作方法可与现有的制造工艺兼容。

公开(公告)号：CN105409006A

公开(公告)日：2016-03-16

申请号：CN201480040051.5

申请日：2014-07-02

申请人： 松下知识产权经营株式会社

发明人： 山下胜重 ,  西村兼一 ,  山本敦也 ,  青木成刚

IPC分类号： H01L29/78 ,  H01L21/28 ,  H01L21/329 ,  H01L21/331 ,  H01L21/336 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423 ,  H01L29/47 ,  H01L29/49 ,  H01L29/73 ,  H01L29/732 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC分类号： H01L29/0623 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/66128 ,  H01L29/66143 ,  H01L29/66272 ,  H01L29/66734 ,  H01L29/732 ,  H01L29/7322 ,  H01L29/735 ,  H01L29/7809 ,  H01L29/7813 ,  H01L29/7823 ,  H01L29/8611 ,  H01L29/8725

摘要： 半导体装置具有：硅基板，具有包含第一导电型杂质的高浓度层；低浓度成，形成在高浓度层之上，包含第一导电型杂质；第一电极以及第二电极，形成在低浓度层之上；纵型半导体元件，在第二电极与高浓度层之间流过电流；以及第一沟槽部，使第一电极与高浓度层之间电导通。第一沟槽部具有包含第一导电型的杂质的第一多晶硅、和在平面视图中包围第一多晶硅的含有第一导电型杂质的扩散层。第一多晶硅形成为将低浓度层贯通并到达高浓度层，第一多晶硅和扩散层的第一导电型杂质浓度在从低浓度层至高浓度层的方向上是一定的。

公开(公告)号：CN102623454B

公开(公告)日：2015-09-23

申请号：CN201210073633.6

申请日：2007-11-16

申请人： 万国半导体股份有限公司

发明人： 雪克·玛力卡勒强斯瓦密 ,  马督儿·博德

IPC分类号： H01L27/07 ,  H01L27/02

CPC分类号： H01L27/0727 ,  H01L29/0611 ,  H01L29/1004 ,  H01L29/407 ,  H01L29/66303 ,  H01L29/7304 ,  H01L29/7322 ,  H01L29/861 ,  H01L29/8618 ,  H01L29/866 ,  H01L29/945 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一种具有电磁干扰滤波器的垂直瞬态电压抑制器。一垂直TVS电路包括一半导体衬底以支撑垂直TVS器件，在半导体衬底上有一延伸到衬底底部的重掺杂层。深沟槽提供了多通道垂直TVS间的隔离。沟槽栅极也用于增加整合有EMI滤波器的垂直TVS的电容。

公开(公告)号：CN101501858B

公开(公告)日：2015-09-16

申请号：CN200780029171.5

申请日：2007-06-04

申请人： 盖伊·西尔弗 ,  吴俊龙

发明人： 盖伊·西尔弗 ,  吴俊龙

IPC分类号： H01L29/68

CPC分类号： H01Q1/248 ,  H01L29/0615 ,  H01L29/7322 ,  H01L29/861 ,  H01L29/872 ,  H01Q1/50

摘要： 近自然击穿器件，包括半导体区，其中该半导体区是强制或非强制近自然击穿区，其在横过器件施加大小小于或等于非自然击穿(例如齐纳击穿和雪崩击穿)的击穿电压的预定电压时完全耗尽。

公开(公告)号：CN102171826B

公开(公告)日：2015-04-29

申请号：CN200980138445.3

申请日：2009-07-24

申请人： 阿狄森·R·克罗基特

发明人： R·R·鲍曼

IPC分类号： H01L29/00

CPC分类号： H01L21/76224 ,  H01L29/0611 ,  H01L29/0661 ,  H01L29/66272 ,  H01L29/732 ,  H01L29/7322 ,  H01L29/74 ,  H01L29/747 ,  H01L29/861

摘要： 一种分立半导体器件具有基板，其具有第一导电类型的半导体材料。第一半导体层在该基板上形成。该第一半导体层具有第一导电类型的半导体材料。第二半导体层在第一半导体层上。该第二半导体层具有第二导电类型的半导体材料。沟槽穿过该第二半导体层形成且延伸到该第二半导体层中。沟槽具有圆形或多边形形状以及垂直侧壁。沟槽衬有绝缘层且填充有绝缘材料。该第一和第二半导体层之间的边界形成p-n结。该沟槽环绕该p-n结以终止在该第二半导体层上强加的电压的电场。该分立半导体器件还可以是晶体管、晶闸管、三端双向可控硅开关元件或瞬时电压抑制器。

公开(公告)号：CN101667590B

公开(公告)日：2013-08-07

申请号：CN200910168197.9

申请日：2009-09-03

申请人： 三洋电机株式会社 ,  三洋半导体株式会社 ,  三洋半导体制造株式会社

发明人： 铃木彰 ,  土屋尚文 ,  龟山工次郎

IPC分类号： H01L29/06 ,  H01L29/861 ,  H01L21/04 ,  H01L21/329 ,  H01L27/04

CPC分类号： H01L29/8611 ,  H01L21/76229 ,  H01L29/0615 ,  H01L29/7322

摘要： 一种既可抑制制造成本，又可谋求与保护环相接的PN接合部的耐压性提升的半导体器件及其制造方法。本发明是在半导体衬底(10)的表面形成N-型半导体层，且在其上层形成P型半导体层。在P型半导体层上形成绝缘膜。之后，形成从绝缘膜至N-型半导体层的厚度方向的途中的多个沟，即第1沟、第2沟及第3沟。多个沟在其中彼此邻接的2个沟中，接近电子元件侧，即接近阳极电极侧的沟形成为比该沟靠外侧的另一沟更浅。之后，在第1沟内、第2沟内及第3沟内充填绝缘材料。之后，将由半导体衬底及叠层于其上层的各层所构成的叠层体，沿着切割线进行切割。

公开(公告)号：CN101908540B

公开(公告)日：2013-02-06

申请号：CN201010196907.1

申请日：2010-06-02

申请人： 台湾积体电路制造股份有限公司

发明人： 钟道文 ,  柯博尧 ,  林威仰 ,  庄建祥

IPC分类号： H01L27/082 ,  H01L29/73 ,  H01L29/06

CPC分类号： H01L27/0823 ,  H01L29/0692 ,  H01L29/0821 ,  H01L29/7322 ,  H01L29/735

摘要： 本发明提供一种集成电路元件，包括：一半导体基板，具有一上表面；至少一绝缘区，自该上表面延伸进入该半导体基板；多个基区接触，具有一第一导电型，彼此电性连接；以及多个发射极与多个集电极，具有一第二导电型，与该第一导电型相反。每一所述发射极、所述集电极与所述基区接触通过所述至少一绝缘区彼此侧向分隔。该集成电路元件还包括一埋层，具有该第二导电型，于该半导体基板中，其中该埋层具有一上表面，邻近所述多个集电极的下表面。本发明优点特征包括高电流获得、低芯片使用面积以及低基区电阻。