-
公开(公告)号:CN106504992B
公开(公告)日:2019-06-18
申请号:CN201610859002.5
申请日:2016-09-28
申请人: 成都芯源系统有限公司
IPC分类号: H01L21/336 , H01L21/266 , H01L21/8238
CPC分类号: H01L27/0928 , H01L21/823892 , H01L21/8249 , H01L27/0623 , H01L27/0922 , H01L29/063 , H01L29/0821 , H01L29/0847 , H01L29/0878 , H01L29/1004 , H01L29/1045 , H01L29/1087 , H01L29/1095 , H01L29/66272 , H01L29/66659 , H01L29/66681 , H01L29/7322 , H01L29/7816 , H01L29/7835
摘要: 公开了LDMOS及相关半导体集成电路的制作方法。其中LDMOS器件形成于具有第一掺杂类型的半导体衬底中,该制作方法包括:采用第一掩膜向半导体衬底中注入一系列的杂质,以形成靠近半导体衬底表面且具有第二掺杂类型的第一区域、位于第一区域之下且具有第一掺杂类型的第二区域、以及位于第二区域之下且具有第二掺杂类型的第三区域;采用第二掩膜向半导体衬底中注入杂质,以形成与第一、第二和第三区域毗邻且具有第二掺杂类型的第四区域,其中该第四区域自半导体衬底的表面向下延伸至与第三区域相当的深度;以及采用第三掩膜向第一区域内注入杂质,以形成具有第一掺杂类型的第一阱。
-
公开(公告)号:CN106298681A
公开(公告)日:2017-01-04
申请号:CN201510295716.3
申请日:2015-06-02
申请人: 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号: H01L21/8249 , H01L27/02 , H01L27/06
CPC分类号: H01L21/8249 , H01L27/0255 , H01L27/0629
摘要: 本发明公开了一种MOSFET器件及其制作方法,包括:在第一导电类型的衬底上依次形成第一导电类型的外延层、栅氧化层和多晶硅层;刻蚀所述多晶硅层形成第一多晶硅层、第二多晶硅层和第三多晶硅层,并进行第二导电类型离子的第一次注入,在所述外延层内形成体区;进行第二导电类型离子的第二次注入并进行第一次高温退火,在所述体区形成重掺杂体区及在所述第二多晶硅层内形成间隔设置的第二导电类型离子掺杂区;进行第一导电类型离子的第一次注入并进行第二次高温退火,在所述体区内形成源区及在所述第二多晶硅层内形成与所述第二导电类型离子掺杂区交替设置的第一导电类型离子掺杂区;采用该方法,避免了栅氧化层的击穿。
-
公开(公告)号:CN106098627A
公开(公告)日:2016-11-09
申请号:CN201610275892.5
申请日:2016-04-29
申请人: 英飞凌科技股份有限公司
IPC分类号: H01L21/8249 , H01L27/06
CPC分类号: H01L21/8249 , H01L27/0623 , H01L29/0649 , H01L29/0692 , H01L29/0804 , H01L29/0817 , H01L29/0821 , H01L29/1004 , H01L29/66242 , H01L29/66272 , H01L29/7371
摘要: 本发明公开带有完全自对准的发射极‑硅的BiMOS器件及其制造方法。实施例提供用于制造双极结型晶体管的方法。所述方法包括提供第一传导类型的衬底和布置在所述衬底上的层堆叠,其中层堆叠包括布置在所述衬底的表面区上的第一隔离层、布置在第一隔离层上的牺牲层以及布置在牺牲层上的第二隔离层,其中层堆叠包括通过第二隔离层、牺牲层和第一隔离层直到衬底的表面区形成在层堆叠中的窗口。所述方法进一步包括在层堆叠的窗口之内的衬底上提供第一半导体类型的集电极层。所述方法进一步包括在层堆叠的窗口之内的集电极层上提供第二半导体类型的基极层。所述方法进一步包括在层堆叠的窗口之内的基极层上提供发射极层或包括发射极层的发射极层堆叠。
-
公开(公告)号:CN103050509B
公开(公告)日:2015-11-18
申请号:CN201210346070.3
申请日:2012-09-18
申请人: 万国半导体股份有限公司
发明人: 秀明土子
CPC分类号: H01L29/7322 , H01L21/74 , H01L21/761 , H01L21/8222 , H01L21/823493 , H01L21/8249 , H01L27/0635 , H01L27/0814 , H01L27/088 , H01L29/0634 , H01L29/10 , H01L29/1083 , H01L29/167 , H01L29/66659 , H01L29/66681 , H01L29/735 , H01L29/7816 , H01L29/7835 , H01L29/8611
摘要: 本发明涉及一种由高压器件和低压器件构成的半导体芯片。所制备的芯片具有多种不同的配置。例如,该半导体芯片可以包含NPN双极晶体管、PNP双极晶体管、二极管、N通道DMOS晶体管以及类似器件。第一掺杂阱配置成DMOS晶体管、P通道DMOS晶体管以及类似器件的基极。这些及其他实施例将在下文中详细介绍。
-
公开(公告)号:CN104992929A
公开(公告)日:2015-10-21
申请号:CN201510270336.4
申请日:2015-05-25
申请人: 上海华虹宏力半导体制造有限公司
IPC分类号: H01L21/8249 , H01L21/331
CPC分类号: H01L21/8249 , H01L29/66242
摘要: 本发明公开了一种BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法,包括步骤:形成第一栅氧化层;对第一栅氧化层进行刻蚀;形成第二栅氧化层,第二栅氧化层的厚度小于第一栅氧化层的厚度;生长第一多晶硅层,光刻刻蚀形成多晶硅栅;SC film生长,光刻刻蚀形成锗硅窗口;进行热氧化生长并湿法去除,以消除锗硅窗口区域内的硅衬底表面的缺陷;进行锗硅外延层生长。本发明通过在锗硅窗口形成后,进行热氧化并湿法去除热氧化层来消除锗硅窗口区域内的硅衬底表面的缺陷,从而能消除基区锗硅外延层形成区域的有源区表面的损伤,提高HBT基区锗硅外延层质量、从而提高HBT性能。
-
公开(公告)号:CN104022032A
公开(公告)日:2014-09-03
申请号:CN201410218419.4
申请日:2014-05-22
申请人: 武汉新芯集成电路制造有限公司
IPC分类号: H01L21/331
CPC分类号: H01L21/8249 , H01L29/6625
摘要: 本发明公开了一种FinFET制程中形成垂直双极型构的方法,通过有选择的在不同区域掺杂的方法,利用已有的FinFET结构,形成垂直PNP双极型晶体管,从而增加了集成电路的功能。
-
公开(公告)号:CN103972166A
公开(公告)日:2014-08-06
申请号:CN201410031282.1
申请日:2014-01-23
申请人: 飞兆半导体公司
IPC分类号: H01L21/77
CPC分类号: H01L29/66681 , H01L21/02595 , H01L21/0415 , H01L21/8249 , H01L27/0623 , H01L27/0629 , H01L27/0635 , H01L28/20 , H01L29/0634 , H01L29/1608 , H01L29/20 , H01L29/66272 , H01L29/7322 , H01L29/7816 , H01L29/7817
摘要: 本申请案涉及一种用于使用半导体工艺产生多个半导体装置的方法。在一个一般方面中,一种方法可包含在包含于半导体装置中的横向扩散金属氧化物半导体LDMOS装置的一部分中及电阻器装置的一部分中同时植入第一掺杂剂。所述方法还可包含在所述半导体装置中的所述LDMOS装置的一部分中及双极结型晶体管BJT装置的一部分中同时植入第二掺杂剂。
-
公开(公告)号:CN103597742A
公开(公告)日:2014-02-19
申请号:CN201380001003.0
申请日:2013-06-13
申请人: 西凯渥资讯处理科技公司
发明人: 霍华德·E·陈 , 亦凡·郭 , 庭福·吴·黄 , 迈赫兰·贾纳尼 , 田·敏·古 , 菲利浦·约翰·勒托拉 , 安东尼·詹姆斯·洛比安可 , 哈迪克·布潘达·莫迪 , 黄·梦·阮 , 马修·托马斯·奥扎拉斯 , 山德拉·刘易斯·培帝威克 , 马修·肖恩·里德 , 詹斯·阿尔布雷希特·理吉 , 大卫·史蒂芬·雷普利 , 宏晓·邵 , 宏·沈 , 卫明·孙 , 祥志·孙 , 帕特里克·劳伦斯·韦尔奇 , 小彼得·J·札帕帝 , 章国豪
CPC分类号: H03F1/0205 , H01L21/485 , H01L21/4853 , H01L21/4864 , H01L21/565 , H01L21/76898 , H01L21/78 , H01L21/8249 , H01L21/8252 , H01L22/14 , H01L23/3114 , H01L23/481 , H01L23/49811 , H01L23/49827 , H01L23/49838 , H01L23/49844 , H01L23/49861 , H01L23/49866 , H01L23/49894 , H01L23/50 , H01L23/522 , H01L23/552 , H01L23/66 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/85 , H01L24/97 , H01L27/0605 , H01L27/0623 , H01L27/092 , H01L29/0684 , H01L29/0821 , H01L29/0826 , H01L29/1004 , H01L29/20 , H01L29/205 , H01L29/36 , H01L29/66242 , H01L29/66863 , H01L29/737 , H01L29/7371 , H01L29/812 , H01L29/8605 , H01L2223/6611 , H01L2223/6616 , H01L2223/6644 , H01L2223/665 , H01L2223/6655 , H01L2224/05155 , H01L2224/05164 , H01L2224/05554 , H01L2224/05644 , H01L2224/45015 , H01L2224/45139 , H01L2224/45144 , H01L2224/45147 , H01L2224/48177 , H01L2224/48227 , H01L2224/48465 , H01L2224/48611 , H01L2224/48644 , H01L2224/48647 , H01L2224/48655 , H01L2224/48664 , H01L2224/48811 , H01L2224/48816 , H01L2224/48844 , H01L2224/48847 , H01L2224/48855 , H01L2224/48864 , H01L2224/4903 , H01L2224/49111 , H01L2224/49176 , H01L2224/85205 , H01L2224/85207 , H01L2224/85411 , H01L2224/85416 , H01L2224/85444 , H01L2224/85455 , H01L2224/85464 , H01L2924/00011 , H01L2924/10253 , H01L2924/10329 , H01L2924/12033 , H01L2924/12042 , H01L2924/1305 , H01L2924/13051 , H01L2924/1306 , H01L2924/13091 , H01L2924/1421 , H01L2924/15747 , H01L2924/181 , H01L2924/19105 , H01L2924/19107 , H01L2924/3011 , H01L2924/30111 , H01L2924/3025 , H03F1/565 , H03F3/187 , H03F3/19 , H03F3/195 , H03F3/21 , H03F3/213 , H03F3/245 , H03F3/347 , H03F3/45 , H03F3/60 , H03F2200/387 , H03F2200/451 , H03F2200/48 , H03F2200/555 , H01L2924/00 , H01L2924/00014
摘要: 本发明涉及一种功率放大器模块,其包含:功率放大器,其包含GaAs双极晶体管,所述GaAs双极晶体管具有集极、邻接所述集极的基极及射极,所述集极在与所述基极的结处具有至少约3×1016cm-3的掺杂浓度,所述集极还具有其中掺杂浓度远离所述基极增加的至少第一分级;及RF发射线,其由所述功率放大器驱动,所述RF发射线包含导电层及所述导电层上的表面处理镀层,所述表面处理镀层包含金层、接近所述金层的钯层及接近所述钯层的扩散势垒层,所述扩散势垒层包含镍且具有小于约镍在0.9GHz下的集肤深度的厚度。本发明还提供所述模块的其它实施例连同其相关方法及组件。
-
公开(公告)号:CN103594491A
公开(公告)日:2014-02-19
申请号:CN201210288958.6
申请日:2012-08-14
申请人: 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号: H01L29/06 , H01L27/06 , H01L21/8249
CPC分类号: H01L21/8249 , H01L27/0623
摘要: 本发明公开了一种CDMOS工艺以及制作方法,其主要内容包括:将现有技术中CDMOS工艺中的耗尽型NMOS器件用PMOS器件代替,为了实现这种替代,在制作工艺上,增加了N型隔离阱,所述N型隔离阱处于P型隔离阱的空间内,并将增加的PMOS器件处于N型隔离阱内工作,由于PMOS器件是增强型器件,只有在PMOS器件栅极电压值达到设定的开启电压值时才进行工作,否则PMOS器件不工作,与现有的耗尽型NMOS器件相比,可避免耗尽型NMOS器件在不工作的状态下静态漏电流偏大导致芯片待机功耗偏大的问题。
-
公开(公告)号:CN102386218B
公开(公告)日:2013-10-23
申请号:CN201010270115.4
申请日:2010-08-31
申请人: 上海华虹NEC电子有限公司
IPC分类号: H01L29/73 , H01L29/06 , H01L21/331 , H01L21/762 , H01L21/60
CPC分类号: H01L29/7371 , H01L21/76224 , H01L21/8249 , H01L29/0817 , H01L29/161 , H01L29/41708 , H01L29/66242
摘要: 本发明公开了一种BiCMOS工艺中的垂直寄生型PNP器件,包括:一集电区、一基区、一发射区以及一赝埋层、一N型多晶硅。赝埋层形成于集电区两侧的浅槽场氧底部并横向延伸进入有源区并和集电区形成接触,通过在赝埋层顶部的浅槽场氧中形成的深孔接触引出集电极。N型多晶硅形成于基区上部并和基区相接触,通过在N型多晶硅上做金属接触引出基极。本发明还公开了一种BiCMOS工艺中的垂直寄生型PNP器件的制造方法。本发明器件能用作高速、高增益BiCMOS电路中的输出器件,为电路提供多一种器件选择,能有效地缩小器件面积、减小PNP管的集电极电阻、提高器件的性能。本发明方法无须额外的工艺条件,能够降低生产成本。
-
-
-
-
-
-
-
-
-