-
公开(公告)号：CN116069698A
公开(公告)日：2023-05-05
申请号：CN202310226457.3
申请日：2023-03-10
Applicant: 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司 , 合肥智芯半导体有限公司
Abstract: 本发明公开了一种SPI数据传输方法和装置，用于主从设备间的数据传输，方法包括：主设备检测CS端口的电平和输出使能信号的电平；当CS端口的电平为第一电平且输出使能信号为第一电平时，主设备将CS端口的电平由第一电平变为第二电平，并生成第一数据传输时钟，基于第一数据传输时钟通过MOSI端口与从设备进行数据传输；当CS端口的电平为第二电平时，主设备确定从设备发出传输申请，继续检测，待检测到CS端口的电平为第一电平时，主设备将CS端口的电平由第一电平变为第二电平，并生成第二数据传输时钟，使从设备基于第二数据传输时钟通过MISO端口与主设备进行数据传输。该方法能够避免无效数据的发送或数据的丢失。
-
公开(公告)号：CN115840499A
公开(公告)日：2023-03-24
申请号：CN202310117226.9
申请日：2023-02-15
Applicant: 天津智芯半导体科技有限公司 , 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 合肥智芯半导体有限公司
IPC: G06F1/324 , G06F1/3234 , G06F1/3293 , G06F1/3296 , G06F1/12
Abstract: 本发明公开了一种电源管理系统和芯片设备，系统包括：中央处理器、电源管理单元、系统时钟和稳定器；系统时钟与中央处理器、电源管理单元连接，以给中央处理器、电源管理单元提供时钟信号；电源管理单元与中央处理器、稳定器连接，用于在接收到中央处理器发送的睡眠模式请求后，输出第一时钟模式选择信号至系统时钟，以使系统时钟进入低频低功耗模式，并输出第一电位选择信号至稳定器，以使稳定器进行降压调整，以及在降压完成后输出第一组合时钟使能信号至系统时钟，以关闭系统时钟。该系统在睡眠模式下，可进一步调整稳定器的电压来降低功耗，且可通过硬件控制默认的系统启动时钟，不需要额外的低频时钟实现数字控制，硬件占用面积小，成本低。
-
公开(公告)号：CN115051686A
公开(公告)日：2022-09-13
申请号：CN202210973166.6
申请日：2022-08-15
Applicant: 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司
Abstract: 本发明公开了一种低功耗振荡器电路和芯片，其中，所述低功耗振荡器电路包括基准电压提供单元、启动单元、假负载单元和振荡器单元，基准电压提供单元用于提供基准电压，启动单元根据基准电压自启动时控制假负载单元连接到基准电压提供单元的供电端，以使假负载单元进行工作，并在基准电压达到预设电压阈值时控制振荡器单元与振荡器单元进行切换，以使振荡器单元进行工作。由此，该电路利用基准电压控制启动单元自启动，加速启动电路启动过程，并通过切换假负载单元和振荡器单元的上电顺序，实现了低功耗，解决了电路启动过程中引起的异常震荡问题。
-
公开(公告)号：CN114550807A
公开(公告)日：2022-05-27
申请号：CN202210021947.5
申请日：2022-01-10
Applicant: 苏州萨沙迈半导体有限公司 , 合肥智芯半导体有限公司
Abstract: 本发明公开了一种存储器的自修复电路、芯片。其中，电路包括：通过测试总线与N个存储器连接以检测得到故障存储器的故障信息的内建自测试状态机，N为大于1的整数；内建自修复模块具有与存储器一一对应的第一、二修复信号输出端，以根据故障信息生成第一修复信号，以及在故障存储器的缺陷个数小于等于1时生成对应的第二修复信号，并通过对应的第一、二修复信号输出端输出第一、二修复信号；锁存器模块具有与上述第一、二修复信号输出端分别对应连接的N个第一、二修复信号输入端及与存储器一一对应连接的目标修复信号输出端，用于在测试功能模式下，在接收到第二修复信号时对相应的第一修复信号进行锁存，并生成相应的目标修复信号以进行修复。
-
公开(公告)号：CN119582814B
公开(公告)日：2025-05-06
申请号：CN202510143994.0
申请日：2025-02-10
Applicant: 苏州萨沙迈半导体有限公司 , 合肥智芯半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司
IPC: H03K5/135 , H03K5/133 , H03K19/173 , H03K19/00
Abstract: 本发明公开了一种时钟控制装置、方法及控制器、系统级芯片，该装置在接收到数字逻辑装置下发的低功耗请求信号时，基于模拟时钟发生装置输入的模拟时钟信号，延迟第一预设时钟停止向数字逻辑装置输入数字时钟信号后，延迟第二预设时钟关闭模拟时钟发生装置输出的模拟时钟信号；在接收到外部唤醒源输入的唤醒输入信号时，延迟第一预设时钟向时钟控制装置中数字时钟门控单元输入高电平的数字时钟门控信号后，延迟第三预设时钟控制模拟时钟发生装置输出模拟时钟信号，数字时钟门控单元基于高电平的数字时钟门控信号和模拟时钟信号向数字逻辑装置输入数字时钟信号。该装置可以完全避免时钟信号开启和关闭时发生的毛刺。
-
Patent Agency Ranking
公开(公告)号：CN119854267A
公开(公告)日：2025-04-18
申请号：CN202510320589.1
申请日：2025-03-18
Applicant: 合肥智芯半导体有限公司 , 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司
IPC: H04L61/5038 , H04L12/40
Abstract: 本发明公开了一种从机地址确定装置、方法、存储介质和电子设备，涉及汽车集成电路设计和应用技术领域，从机地址确定装置包括：电压输入模块、模数转换器ADC采样模块、第一数量个采样结果解码模块、从机地址解码电路；电压输入模块向ADC采样模块输入第一数量个电压值；ADC采样模块接收电压值；将所接收的每一电压值转换为对应的电压采样数值，得到第一数量个电压采样数值；将第一数量个电压采样数值分别输入到第一数量个采样结果解码模块中；从机地址解码电路获得每一采样解码模块输出的、与输入该采样解码模块的电压采样数值所在的第一数值区间对应的区间值；根据所得区间值确定从机地址，以提高设置从机地址的便利性。
-
公开(公告)号：CN119557933A
公开(公告)日：2025-03-04
申请号：CN202510123003.2
申请日：2025-01-26
Applicant: 苏州萨沙迈半导体有限公司 , 合肥智芯半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司
Abstract: 本发明公开了一种掉电保护电路、微控制系统和芯片，涉及数据存储等技术领域，掉电保护电路内置于微控制系统MCU，包括：低压检测模块，被配置为在检测到微控制系统MCU的低压信号，生成掉电信号；掉电管理模块，与低压检测模块、外设访问控制模块连接，外设访问控制模块与数据存储模块连接，掉电管理模块被配置为响应掉电信号，生成第一控制信号发送至外设访问控制模块，以使外设访问控制模块基于第一控制信号生成第二控制信号发送至数据存储模块；数据存储模块，包括第一存储器和第二存储器，被配置为响应第二控制信号，将第一存储器中的数据存储至第二存储器。本发明的掉电保护电路内置于微控制系统MCU，通过硬件实现，无需软件和CPU参与，响应更快。
-
公开(公告)号：CN118939230B
公开(公告)日：2025-01-07
申请号：CN202411378818.7
申请日：2024-09-30
Applicant: 合肥智芯半导体有限公司 , 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司
Abstract: 本发明公开了一种涉及集成电路技术领域的FIFO存储器读写处理电路和芯片，所述FIFO存储器读写处理电路包括：写操作控制模块、读操作控制模块、可配置模块、空满状态判断模块和双端口存取的FIFO存储器，其中，写操作控制模块用于控制通信模块的写接口的工作，读操作控制模块用于控制通信模块的读接口的工作，可配置模块用于配置时钟同步和分配每个通信模块在FIFO存储器中的地址范围，空满状态判断模块用于判断通信模块的存储空间的空满状态，双端口存取的FIFO存储器支持不同通信模块的读写操作。采用该FIFO存储器读写处理电路能够动态配置通信模块所使用的FIFO存储器的大小，提高FIFO存储器的存储资源利用率，并且还能支持不同时钟域的通信模块的读写操作。
-
公开(公告)号：CN119201251A
公开(公告)日：2024-12-27
申请号：CN202411690289.4
申请日：2024-11-25
Applicant: 苏州萨沙迈半导体有限公司 , 合肥智芯半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司
IPC: G06F9/4401 , G06F1/3234
Abstract: 本发明公开了一种芯片待机管理装置、系统及车辆，涉及芯片技术领域。其中，装置包括：多个唤醒源模块，每个唤醒源模块均用于在接收到外部信号时，根据本地预设唤醒指令标准判断外部信号是否为唤醒指令，并在外部信号为唤醒指令时，生成唤醒状态信号，其中，任意两个唤醒源模块的本地预设唤醒指令标准均不同；唤醒控制模块，与多个唤醒源模块连接，用于在接收到唤醒状态信号时，根据唤醒状态信号生成唤醒信号，以唤醒待机芯片。
-
公开(公告)号：CN118051919B
公开(公告)日：2024-08-06
申请号：CN202410453827.1
申请日：2024-04-16
Applicant: 苏州萨沙迈半导体有限公司 , 合肥智芯半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司
IPC: G06F21/57 , G06F9/4401
Abstract: 本发明提供一种数据处理方法、芯片、电子设备以及存储介质，所述方法包括：安全子系统接收主系统发送的数据更新请求，根据数据更新请求验证主系统是否可信；安全子系统响应于主系统可信，接收主系统发送的待处理数据以及第一校验值，将待处理数据以及第一校验值写入目标存储器；安全子系统根据预先存储的数据校验密钥对待处理数据进行校验，生成第二校验值，确定第一校验值与第二校验值是否匹配；安全子系统响应于第一校验值与第二校验值匹配，向主系统发送数据更新指令；其中，数据更新指令用于表征目标存储器中的数据已经完成更新。
-
-
-
-
-
-
-
-
-
Search Results
148
records
(took 0.176 seconds)
