公开(公告)号：CN108256641A

公开(公告)日：2018-07-06

申请号：CN201611237576.5

申请日：2016-12-28

申请人： 上海磁宇信息科技有限公司

发明人： 戴瑾

IPC分类号： G06N3/063

摘要： 本发明公开了一种用于细胞阵列计算系统的细胞阵列内部网络通信方法。细胞阵列计算系统包括主控制器、总线、由多个计算单元组成细胞阵列；其中，细胞阵列的每个计算单元包括：用于执行神经元的计算操作的一个或多个神经元计算器、网络控制器以及内存单元；而且细胞阵列包括通讯网络，使得细胞阵列的每个计算单元能够与相邻计算单元通信；所述细胞阵列内部网络通信方法包括：使得计算单元间的每一条信息都含有起点计算单元和终点计算单元的识别码；将一条信息通过相邻计算单元间的连接从起点计算单元经过多次中转到达终点计算单元。

公开(公告)号：CN108255775A

公开(公告)日：2018-07-06

申请号：CN201611237590.5

申请日：2016-12-28

申请人： 上海磁宇信息科技有限公司

发明人： 戴瑾

IPC分类号： G06F15/78

摘要： 本发明公开了一种用于细胞阵列计算系统的细胞阵列总线广播方法，其中细胞阵列计算系统包括主控制器、总线、由多个计算单元组成细胞阵列；其中，细胞阵列的每个计算单元包括用于执行神经元的计算操作的一个或多个神经元计算器、以及内存单元；所述神经元计算器操作方法包括：主控制器通过总线把指令和/或信息群发到一个矩形区域的计算单元中的神经元计算器中以及/或者把数据群发到一个矩形区域的计算单元中的内存单元的同一个相对地址中。

公开(公告)号：CN108154227A

公开(公告)日：2018-06-12

申请号：CN201611111668.9

申请日：2016-12-06

申请人： 上海磁宇信息科技有限公司

发明人： 戴瑾

IPC分类号： G06N3/063 ,  G11C11/16

CPC分类号： G06N3/0635 ,  G11C11/1653

摘要： 一种使用模拟计算的神经网络芯片包括：由多个MTJ存储单元组成的存储阵列，通过行地址解码器和列地址解码器选择存储阵列中的存储单元，存储阵列采用源极线和位线垂直的布局；存储阵列的每一列配置一个置于高阻态的参考单元；在运算模式下，阵列存储单元的源极线和参考单元的源极线都连接到供电系统，存储单元供电减去基准电位的差值等于参考单元的供电减去基准电位的差值；存储阵列的每一列配置两个MOS晶体管，两个MOS晶体管的栅极均连接至神经元的相应的输入信号，两个MOS晶体管中的一个MOS晶体管的源极连接至相应列的位线，两个MOS晶体管中的另一个MOS晶体管的源极连接至相应列的参考单元的位线；该一个MOS晶体管的漏极连接至电荷积分器。

公开(公告)号：CN108089820A

公开(公告)日：2018-05-29

申请号：CN201711375260.7

申请日：2017-12-19

申请人： 上海磁宇信息科技有限公司

发明人： 戴瑾

IPC分类号： G06F3/06 ,  G06F12/1009

CPC分类号： G06F3/0614 ,  G06F3/0638 ,  G06F3/0685 ,  G06F12/1009

摘要： 本发明提供了一种混合使用MRAM和DRAM的存储装置，包括主控芯片、NAND、DRAM及MRAM，NAND、DRAM、MRAM分别与主控芯片连接，NAND用作主要存储介质，DRAM用于保存逻辑地址与物理地址的对照表，MRAM用于存储对照表的更新数据。本发明中存储装置的常见形态是指固态硬盘或存储卡。本发明使用很小的一块MRAM就可以记录大量的对照表更新数据，用极小的成本解决了对照表的数据安全问题。由于对照表的数据安全了，NAND中对照表更新的次数大幅度下降，提高了产品的性能和寿命。

公开(公告)号：CN108074604A

公开(公告)日：2018-05-25

申请号：CN201610990918.4

申请日：2016-11-10

申请人： 上海磁宇信息科技有限公司

发明人： 戴瑾

IPC分类号： G11C11/16

摘要： 本发明一种准双口MRAM芯片，包括多个阵列，准双口MRAM芯片同时收到读写第一地址的第一指令与读写第二地址的第二指令，第一地址与第二地址属于不同的阵列，或者第一地址与第二地址属于同一阵列的同一行，第一指令与第二指令同时操作。本发明还提供一种准双口MRAM芯片的读写方法。本发明提供的准双口MRAM芯片及其读写方法，能够在实际使用中大部分时间里都能在一个读写周期里同时进行两处读写，如果不能做到，则分两个周期进行读写。

公开(公告)号：CN105761745B

公开(公告)日：2018-05-22

申请号：CN201610079214.1

申请日：2016-02-03

申请人： 上海磁宇信息科技有限公司

发明人： 戴瑾

IPC分类号： G11C11/16

CPC分类号： G11C11/1673

摘要： 本发明提供一种读出放大器，读出放大器包括输入部分与差分电流输出部分，输入部分与差分电流输出部分在输入部分的第一输入端V_in、第二输入端V_in_n连接；其中，第一输入端V_in用于输入经过存储单元的电流，第二输入端V_in_n用于输入经过参考单元的电流；差分电流输出部分用于比较输入部分输入的两个电流并输出比较结果。本发明还提供一种MRAM芯片。本发明提供的读出放大器及MRAM芯片，使得电阻最优，因此读出的速度更快，读出操作更省电；使得参考电阻的分布变窄，降低判定高阻状态、低阻状态的出错几率，提高MRAM芯片良率；通过参数选择，使得组合参考单元的电阻更接近最优选择，进一步提高MRAM芯片良率。

公开(公告)号：CN107978531A

公开(公告)日：2018-05-01

申请号：CN201610939819.3

申请日：2016-10-25

申请人： 上海磁宇信息科技有限公司

发明人： 叶力 ,  戴瑾

IPC分类号： H01L21/50 ,  H01L21/56 ,  H01L23/552

CPC分类号： H01L2224/48465 ,  H01L21/50 ,  H01L21/56 ,  H01L23/552

摘要： 本发明提供了一种磁存储芯片封装的磁屏蔽方法，用磁屏蔽材料制成的薄片将芯片包裹起来，达到磁屏蔽效果。包括如下步骤：(1)将磁屏蔽材料加工成微米级厚度的薄片，按照芯片的尺寸对薄片进行切割，根据芯片所需引脚数目和位置在薄片上开孔；(2)将加工好的薄片平整地粘接在基板衬底的相应位置，依靠导热粘结剂将芯片粘贴在薄片上方；(3)将薄片两侧向上折叠后将芯片包裹起来；(4)将所需引线焊接到位，用环氧塑封料将芯片、引线、磁屏蔽材料铸模固定。该磁屏蔽设计可以屏蔽90％以上外界磁场的面内分量以及50％以上的垂直分量。该屏蔽设计可兼容BGA封装，工序较为简单，成本低廉。

公开(公告)号：CN107516539A

公开(公告)日：2017-12-26

申请号：CN201610424493.0

申请日：2016-06-15

申请人： 上海磁宇信息科技有限公司

发明人： 戴瑾 ,  叶力

IPC分类号： G11C11/16

CPC分类号： G11C11/165 ,  G11C11/1673 ,  G11C11/1675

摘要： 本发明提供一种MRAM芯片，包括一个或多个由MRAM存储单元组成的阵列，每个阵列与控制电路连接，控制电路包括行地址解码器、列地址解码器、读写控制器以及输入输出控制，MRAM芯片还包括自刷新控制器、定时器以及用于存储上次刷新位置的非易失存储器。本发明还提供一种MRAM芯片的自刷新方法。本发明提供的MRAM芯片及其自刷新方法，通过一定数据刷新周期的自刷新能够保证数据的安全性；根据温度调整自刷新的数据刷新周期，能够更有效地保证数据的安全性。

公开(公告)号：CN107341129A

公开(公告)日：2017-11-10

申请号：CN201610284034.7

申请日：2016-04-29

申请人： 上海磁宇信息科技有限公司

发明人： 戴瑾

IPC分类号： G06F15/78 ,  G06F11/22

CPC分类号： G06F15/7896 ,  G06F11/2289

摘要： 一种细胞阵列计算系统及其测试方法，所述细胞阵列计算系统包括：主控CPU、细胞阵列和细胞阵列总线；所述细胞阵列是由一个以上兼具计算和存储功能的细胞组成的二维或三维阵列，其中每一个细胞包括微处理器和非易失随机存储器；每一个细胞储存各自在细胞阵列中的位置作为ID以供细胞中的软件或硬件读取；主控CPU通过细胞阵列总线与细胞阵列中的每一个细胞进行通信；细胞阵列预留一个以上冗余细胞，用于在细胞阵列中的任一其他细胞被确定为已损坏细胞时作为该已损坏细胞相应的替换细胞；所述细胞阵列以及所述细胞阵列总线集成在一个芯片上。本发明能克服现有计算机架构因CPU与内存、存储之间存在的通信瓶颈，提升计算系统的整体性能，并提高产品良率。

公开(公告)号：CN105761745A

公开(公告)日：2016-07-13

申请号：CN201610079214.1

申请日：2016-02-03

申请人： 上海磁宇信息科技有限公司

发明人： 戴瑾

IPC分类号： G11C11/16

CPC分类号： G11C11/1673 ,  G11C11/16

摘要： 本发明提供一种读出放大器，读出放大器包括输入部分与差分电流输出部分，输入部分与差分电流输出部分在输入部分的第一输入端V_in、第二输入端V_in_n连接；其中，第一输入端V_in用于输入经过存储单元的电流，第二输入端V_in_n用于输入经过参考单元的电流；差分电流输出部分用于比较输入部分输入的两个电流并输出比较结果。本发明还提供一种MRAM芯片。本发明提供的读出放大器及MRAM芯片，使得电阻最优，因此读出的速度更快，读出操作更省电；使得参考电阻的分布变窄，降低判定高阻状态、低阻状态的出错几率，提高MRAM芯片良率；通过参数选择，使得组合参考单元的电阻更接近最优选择，进一步提高MRAM芯片良率。