-
公开(公告)号:CN102063405A
公开(公告)日:2011-05-18
申请号:CN201010543239.5
申请日:2010-11-15
申请人: 国际商业机器公司
发明人: 小T·J·海勒
IPC分类号: G06F15/16
CPC分类号: G06F15/7896 , Y02D10/12 , Y02D10/13
摘要: 本发明涉及多处理器计算机系统及操作方法。一种计算系统具有被设计成在多处理器系统中的芯片的堆中一起工作的微处理器芯片的堆。芯片利用3D通路互连,或者替代地通过具有互连的兼容封装载体互连,而在逻辑上堆内的芯片通过专门的缓存一致互连来互连。堆中的所有芯片使用相同的逻辑芯片设计,即使它们可以通过设置芯片上的专门锁存器而被容易地个性化。堆中采用的各个微处理器芯片中的一个或更多个被在对于高性能优化的硅工艺中实施,而其它芯片被在对于功耗(即,对于每瓦特电功耗的最佳性能)优化的硅工艺中实施。管理程序或操作系统控制堆的各个芯片的采用。
-
公开(公告)号:CN107679011A
公开(公告)日:2018-02-09
申请号:CN201710889928.3
申请日:2017-09-27
发明人: 黄冠标
CPC分类号: G06F15/7896 , G01R27/02
摘要: 本发明的实施例提供一种谐波阻抗的扫描方法及装置,涉及电力系统分析领域,解决现有技术中随着谐波阻抗扫描的计算量增加导致谐波阻抗扫描的计算速度下降的问题。具体方案包括:主机将对网络内谐波阻抗进行扫描的计算任务映射到图形处理器GPU中;GPU根据从主机接收到的计算任务分配线程并行计算网络内待检测节点在各个频段的谐波阻抗;GPU将谐波阻抗的扫描结果返回到主机;扫描结果包括网络内待检测节点在各个频段的谐波阻抗。本发明用于谐波阻抗的扫描。
-
公开(公告)号:CN102063405B
公开(公告)日:2013-03-13
申请号:CN201010543239.5
申请日:2010-11-15
申请人: 国际商业机器公司
发明人: 小T·J·海勒
IPC分类号: G06F15/16
CPC分类号: G06F15/7896 , Y02D10/12 , Y02D10/13
摘要: 本发明涉及多处理器计算机系统及操作方法。一种计算系统具有被设计成在多处理器系统中的芯片的堆中一起工作的微处理器芯片的堆。芯片利用3D通路互连,或者替代地通过具有互连的兼容封装载体互连,而在逻辑上堆内的芯片通过专门的缓存一致互连来互连。堆中的所有芯片使用相同的逻辑芯片设计,即使它们可以通过设置芯片上的专门锁存器而被容易地个性化。堆中采用的各个微处理器芯片中的一个或更多个被在对于高性能优化的硅工艺中实施,而其它芯片被在对于功耗(即,对于每瓦特电功耗的最佳性能)优化的硅工艺中实施。管理程序或操作系统控制堆的各个芯片的采用。
-
公开(公告)号:CN107341129A
公开(公告)日:2017-11-10
申请号:CN201610284034.7
申请日:2016-04-29
申请人: 上海磁宇信息科技有限公司
发明人: 戴瑾
CPC分类号: G06F15/7896 , G06F11/2289
摘要: 一种细胞阵列计算系统及其测试方法,所述细胞阵列计算系统包括:主控CPU、细胞阵列和细胞阵列总线;所述细胞阵列是由一个以上兼具计算和存储功能的细胞组成的二维或三维阵列,其中每一个细胞包括微处理器和非易失随机存储器;每一个细胞储存各自在细胞阵列中的位置作为ID以供细胞中的软件或硬件读取;主控CPU通过细胞阵列总线与细胞阵列中的每一个细胞进行通信;细胞阵列预留一个以上冗余细胞,用于在细胞阵列中的任一其他细胞被确定为已损坏细胞时作为该已损坏细胞相应的替换细胞;所述细胞阵列以及所述细胞阵列总线集成在一个芯片上。本发明能克服现有计算机架构因CPU与内存、存储之间存在的通信瓶颈,提升计算系统的整体性能,并提高产品良率。
-
公开(公告)号:CN106997329A
公开(公告)日:2017-08-01
申请号:CN201710241551.0
申请日:2017-04-13
申请人: 长沙准光里电子科技有限公司
发明人: 郭鑫
IPC分类号: G06F15/78
CPC分类号: G06F15/7896
摘要: 本发明提供一种算法加速卡,包括加速卡外壳、核心处理器、时钟模块、供电模块、显示器、串口模块、多个串口、散热侧板、网络模块及网络接口;核心处理器、时钟模块、供电模块、串口模块及网络模块设置在加速卡外壳内,核心处理器分别与时钟模块、供电模块、显示器、串口模块及网络模块连接;显示器嵌装在加速卡外壳的前端面上,多个串口分别嵌装在加速卡外壳的一侧端面上,多个串口通过串口连接线与串口模块连接;散热侧板嵌装在加速卡外壳的另一侧端面上,散热侧板为网面结构;网络接口嵌装在加速卡外壳的后端面上,网络接口与网络模块连接。本发明能提升计算机算法的网络安全性、数据处理速度和能力,以满足不断变化的使用需求。
-
公开(公告)号:CN106776011A
公开(公告)日:2017-05-31
申请号:CN201611051147.9
申请日:2016-11-25
申请人: 李燕芳
发明人: 李燕芳
CPC分类号: G06F9/5027 , G06F15/7896
摘要: 本发明涉及一种并行数据处理系统,该系统包括:壳体;壳体内安置有数据接口模块;在壳体内分别设有第一数据处理模块、第二数据处理模块、第三数据处理模块、第四数据处理模块和主控面板模块;主控面板模块分别与第一数据处理模块、第二数据处理模块、第三数据处理模块、第四数据处理模块连接;第一数据处理模块与第二数据处理模块连接,相互之间调用数据;第三数据处理模块与第四数据处理模块相互连接,相互之间调用数据;第一数据处理模块、第二数据处理模块通过主控面板模块与第三数据处理模块、第四数据处理模块相互调用。通过本发明同时对多个数据流进行处理,也能够选择最适合的数据处理模块,结构简单,使用方便,成本低,效率高。
-
公开(公告)号:CN106656182A
公开(公告)日:2017-05-10
申请号:CN201611051132.2
申请日:2016-11-24
申请人: 深圳市鼎阳科技有限公司
CPC分类号: H03M1/1071 , G06F13/4072 , G06F15/7807 , G06F15/7817 , G06F15/7896 , H03M1/12
摘要: 本申请提供了一种数字芯片接收ADC输出数据的方法及数字芯片,在使用ADC输出的LVDS随路时钟产生数据采样接收时钟时,将采样时钟划分为多个相位。在芯片启动或者用户需要时,查找当前环境下能够接收ADC数据的采样接收时钟Iclk的最佳相位,并把该最佳相位的相位系数配置给锁相环,以产生具有最佳相位的采样接收时钟Iclk;再利用具有最佳相位的采样接收时钟Iclk来接收ADC的输出数据。该方法是对数字芯片内部的锁相环部分进行优化,支持锁相环输出时钟相位动态重配功能,同时增加了数字芯片ADC接口的自测试过程,以计算出采样接收时钟Iclk的最佳相位,保证接收采样时钟沿尽可能靠近数据采样窗口的中间。
-
公开(公告)号:CN106201987A
公开(公告)日:2016-12-07
申请号:CN201610489070.7
申请日:2016-06-28
申请人: 青岛大学
IPC分类号: G06F15/78
CPC分类号: G06F15/7871 , G06F15/7896
摘要: 本发明公开了一种功能可重构微控制器架构,包括微处理器的壳体,微处理器的壳体内包括处理器单元、IP核重构平台、总线控制逻辑、通用输入输出接口控制器,并通过片内系统总线实现互连,总线控制逻辑控制处理器单元、IP核重构平台、通用输入输出接口控制器之间的片内系统总线互连和仲裁,处理器单元包括处理器核、缓冲存储器、中断控制器及其它待扩展控制器,并通过片内系统总线互连到系统,IP核重构平台是用户构建其它功能部件的物理载体,且IP核重构平台通过重构端口和重构总线下载IP核,IP核重构平台通过片内系统总线互连到系统。本发明的体积小,设计灵活性高,节约成本,且终端用户能够根据设计需求、自主、灵活地构建功能完全不同的微控制器。
-
公开(公告)号:CN108228526A
公开(公告)日:2018-06-29
申请号:CN201711318776.8
申请日:2017-12-12
申请人: 三星电子株式会社
CPC分类号: G01R31/31721 , G01R31/31701 , G01R31/31723 , G01R31/318508 , G06F15/7807 , G06F11/2215 , G06F15/7896
摘要: 公开一种电源隔离电路以及多电源域多电源隔离系统。电源隔离电路包括:逻辑块、封装器单元、隔离单元、测试控制单元和/或电源控制单元。电源控制单元连接到隔离单元并被配置为接收DFT内部核测试模式控制信号和钳位控制信号,并且根据DFT内部核测试模式控制信号和钳位控制信号来控制隔离单元。还公开了一种多电源域多电源隔离系统,其中,所述多电源域多电源隔离系统包括第一电源域和第二电源域。第一电源域包括:逻辑块、封装器单元、隔离单元和电源控制单元。第二电源域包括:逻辑块、封装器单元和电平移位器单元。电源控制单元连接到隔离单元。具有相似特性的另外的电源域可被包括在设计中。
-
公开(公告)号:CN108090024A
公开(公告)日:2018-05-29
申请号:CN201711482382.6
申请日:2017-12-29
申请人: 陕西烽火电子股份有限公司
发明人: 孙泽宏
CPC分类号: G06F15/7807 , G06F15/7896 , H04L12/46
摘要: 本发明公开了一种基于LC1860芯片的自组网模块底层驱动开发装置,应用于LC1860芯片上,其中,自组网模块用于实时获取语音、数据通信信息,自组网接口内核驱动层用于接收语音、数据通信信息;自组网本地代码模块用于获得自组网应用程序单元能够识别的程序代码信息;自组网应用程序单元用于获取音频数据;Android框架单元用于获取采样的Android Socket通信数据;Android硬件抽象层用于获取接口驱动代码标识和所述Android Socket通信数据;自组网接口内核驱动层用于根据所述接口驱动代码标识驱动对应接口,然后从所述接口将所述通信数据发送至一键通按键音频单元。
-
-
-
-
-
-
-
-
-