-
公开(公告)号：CN116185938A
公开(公告)日：2023-05-30
申请号：CN202310102452.X
申请日：2023-01-28
申请人： 北京智芯微电子科技有限公司 , 南瑞集团有限公司 , 国网山东省电力公司 , 国家电网有限公司
IPC分类号： G06F15/173 , G06F15/78 , G06F9/50
摘要： 本申请公开了一种多核异构系统及其交互方法，该方法中控制器在接收到多个第一处理器发送的多个第一交互信号后，能够向多个目标电路中的每个目标电路发送对应的至少一个目标第一交互信号。由此使得多个目标电路并行处理接收到的目标第一交互信号，从而提高了多核异构系统交互的效率。
-
公开(公告)号：CN110674069B
公开(公告)日：2021-02-19
申请号：CN201910916915.X
申请日：2019-09-26
申请人： 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网上海市电力公司
IPC分类号： G06F13/40
摘要： 本发明公开了一种芯片的数字引脚转换电路及方法、芯片，该数字引脚转换电路包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口用于接收外部输入的引脚配置数据，编码器用于根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；存储器用于存储该二维关系数据表，查找表控制器用于读取存储器中的地址信息和数据信息从而控制查找表模块选择芯片功能端口与芯片引脚之间的连接关系。该芯片上基于数字引脚转换电路，能够在芯片已有引脚资源上通过软件任意配置从而实现芯片已有引脚的任意排列，减少成本。
-
公开(公告)号：CN108875416B
公开(公告)日：2020-05-19
申请号：CN201810652042.1
申请日：2018-06-22
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网辽宁省电力有限公司电力科学研究院
摘要： 本发明公开了一种椭圆曲线多倍点运算方法和装置。该椭圆曲线多倍点运算方法包括有序的倍点和点加运算。在点加运算过程中，当扫描到标量K的当前位不为0时则执行真点加运算，当扫描到标量K的当前位为0时则执行等价点转换运算，将所述真点加运算的结果和所述等价点转换运算的结果存到相同的寄存器堆中，所述寄存器堆中包括多个寄存器。所述椭圆曲线多倍点运算方法和装置能够有效抵抗侧信道分析和安全错误攻击。
-
公开(公告)号：CN108628791B
公开(公告)日：2020-05-19
申请号：CN201810427403.2
申请日：2018-05-07
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网新疆电力有限公司检修公司
摘要： 本发明公开了一种基于PCIE接口的高速安全芯片架构和高速的数据处理方法。所述高速安全芯片架构将总线、CPU、安全存储单元、DMA、密码运算单元以及高速PCIE接口单元均集成在一个芯片上。只需要使用一颗芯片就可以完成安全芯片的全部功能。所述基于PCIE接口的高速安全芯片架构具有集成度高、面积小、成本低、功耗低的优点。
-
公开(公告)号：CN108875416A
公开(公告)日：2018-11-23
申请号：CN201810652042.1
申请日：2018-06-22
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网辽宁省电力有限公司电力科学研究院
摘要： 本发明公开了一种椭圆曲线多倍点运算方法和装置。该椭圆曲线多倍点运算方法包括有序的倍点和点加运算。在点加运算过程中，当扫描到标量K的当前位不为0时则执行真点加运算，当扫描到标量K的当前位为0时则执行等价点转换运算，将所述真点加运算的结果和所述等价点转换运算的结果存到相同的寄存器堆中，所述寄存器堆中包括多个寄存器。所述椭圆曲线多倍点运算方法和装置能够有效抵抗侧信道分析和安全错误攻击。
-
公开(公告)号：CN117851319B
公开(公告)日：2024-07-30
申请号：CN202410260385.9
申请日：2024-03-07
申请人： 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网山东省电力公司信息通信公司
摘要： 本发明涉及半导体领域，尤其涉及一种串并转换电路、芯片、电子设备及串并转换方法。该电路包括：时钟数据对齐电路、移位电路以及采样电路；其中，时钟数据对齐电路的补偿时钟输出端与移位电路连接，时钟数据对齐电路的数据输入端与移位电路的数据输入端连接，采样电路与移位电路的输出端连接；时钟数据对齐电路，用于对时钟进行补偿，以使补偿时钟输出端的补偿时钟与数据输入信号对齐；移位电路，用于在补偿时钟与数据输入信号对齐后，采用补偿时钟对数据输入信号进行串行移位处理，以在移位电路的输出端输出移位后的串行数据信号；采样电路，用于对移位后的串行数据信号进行并行采样，以得到并行数据信号。本发明能够节约电路成本。
-
公开(公告)号：CN117851319A
公开(公告)日：2024-04-09
申请号：CN202410260385.9
申请日：2024-03-07
申请人： 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网山东省电力公司信息通信公司
摘要： 本发明涉及半导体领域，尤其涉及一种串并转换电路、芯片、电子设备及串并转换方法。该电路包括：时钟数据对齐电路、移位电路以及采样电路；其中，时钟数据对齐电路的补偿时钟输出端与移位电路连接，时钟数据对齐电路的数据输入端与移位电路的数据输入端连接，采样电路与移位电路的输出端连接；时钟数据对齐电路，用于对时钟进行补偿，以使补偿时钟输出端的补偿时钟与数据输入信号对齐；移位电路，用于在补偿时钟与数据输入信号对齐后，采用补偿时钟对数据输入信号进行串行移位处理，以在移位电路的输出端输出移位后的串行数据信号；采样电路，用于对移位后的串行数据信号进行并行采样，以得到并行数据信号。本发明能够节约电路成本。
-
公开(公告)号：CN112580295B
公开(公告)日：2022-07-05
申请号：CN202011334559.X
申请日：2020-11-24
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网福建省电力有限公司 , 国网福建省电力有限公司电力科学研究院 , 国家电网有限公司
IPC分类号： G06F30/398 , G06F30/394 , G06F30/392 , G06F30/327 , G06F115/02 , G06F117/08
摘要： 本发明提供一种多核SoC芯片的自动化验证方法、系统及装置，属于芯片测试验证技术领域。所述方法包括：分割多核SoC芯片的数字电路的代码；综合分割的数字电路的代码为与至少两片FPGA芯片对应的网表；根据所述网表，对所述至少两片FPGA芯片的电路镜像进行布局布线，布局布线后生成硬件待验证文件；部署所述硬件待验证文件至具有所述至少两片FPGA芯片的验证系统；编译所述多核SoC芯片的多核处理器程序代码，编译后获得软件待验证文件；部署所述软件待验证文件至所述验证系统，对部署后的验证系统执行所述多核SoC芯片流片前的验证。本发明可用于SoC或MCU的芯片流片前原型验证。
-
公开(公告)号：CN112580295A
公开(公告)日：2021-03-30
申请号：CN202011334559.X
申请日：2020-11-24
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网福建省电力有限公司 , 国网福建省电力有限公司电力科学研究院 , 国家电网有限公司
IPC分类号： G06F30/398 , G06F30/394 , G06F30/392 , G06F30/327 , G06F115/02 , G06F117/08
摘要： 本发明提供一种多核SoC芯片的自动化验证方法、系统及装置，属于芯片测试验证技术领域。所述方法包括：分割多核SoC芯片的数字电路的代码；综合分割的数字电路的代码为与至少两片FPGA芯片对应的网表；根据所述网表，对所述至少两片FPGA芯片的电路镜像进行布局布线，布局布线后生成硬件待验证文件；部署所述硬件待验证文件至具有所述至少两片FPGA芯片的验证系统；编译所述多核SoC芯片的多核处理器程序代码，编译后获得软件待验证文件；部署所述软件待验证文件至所述验证系统，对部署后的验证系统执行所述多核SoC芯片流片前的验证。本发明可用于SoC或MCU的芯片流片前原型验证。
-
公开(公告)号：CN110119640B
公开(公告)日：2020-12-11
申请号：CN201910427488.9
申请日：2019-05-22
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网辽宁省电力有限公司电力科学研究院 , 国家电网有限公司
IPC分类号： G06F21/75
摘要： 本发明公开了一种双轨预充电逻辑单元及其预充电方法，该双轨预充电逻辑单元对现有的双轨预充电逻辑单元中的单轨LBDL逻辑与门以及单轨LBDL逻辑非门分别进行了改进，改进后的该双轨预充电逻辑单元共包括N1～N12，P1～P12，I1～I2共28个晶体管，相比于现有的双轨预充电逻辑单元本发明采用了更少的晶体管、占用更少的版图面积，同时保证了逻辑单元的抗DPA攻击能力。
-
-
-
-
-
-
-
-
-
搜索结果
63 条记录 (耗时 0.081 秒)
