重合闸导前时间确定方法、装置和继电保护设备

    公开(公告)号:CN114264941B

    公开(公告)日:2024-03-26

    申请号:CN202111284971.X

    申请日:2021-11-01

    摘要: 本申请涉及一种导前时间方法、装置、继电保护设备、存储介质和计算机程序产品。所述方法包括:在检测到断路器的合闸信号后,根据检测到合闸信号的时刻确定多个数据分析时段,并获取各数据分析时段的采样数据;根据各数据分析时段的采样数据,确定各数据分析时段内的最大目标电压差值、最小目标电压差值、最大目标电压差值对应的采样时刻以及最小目标电压差值对应的采样时刻;根据各数据分析时段内的最大目标电压差值、最小目标电压差值、最大目标电压差值对应的采样时刻以及最小目标电压差值对应的采样时刻,确定断路器的合闸时刻,并将合闸时刻和检测到合闸信号的时刻之间的时长作为断路器对应的导前时间。采用本方法得到的导前时间准确性高。

    调制电路
    32.
    发明授权

    公开(公告)号:CN113783574B

    公开(公告)日:2024-03-26

    申请号:CN202111166457.6

    申请日:2021-09-30

    IPC分类号: H03M3/00

    摘要: 本申请涉及一种调制电路。调制电路包括数据选择器、多级调制电路、时钟生成电路和电源电路。所述数据选择器包括数据选择器输出端和多个数据选择器输入端。所述多个数据选择器输入端用于与外部传感信号连接。所述多级调制电路的输入端与所述数据选择器输出端电连接。所述时钟生成电路输出端与所述多级调制电路的时钟信号输入端电连接。所述时钟生成电路用于向所述多级调制电路输出互不交叠时钟信号,以使所述多级调制电路的输出端输出调制信号。所述电源电路与所述多级调制电路的电源输入端电连接。本实施例提供的调制电路精度高,可以比较精确地检测出智能电网中信号的细微波动,能很好地满足智能电网的监测要求。

    智能变电站过程层交换机拓扑实时校验方法

    公开(公告)号:CN113660560B

    公开(公告)日:2024-03-19

    申请号:CN202111120959.5

    申请日:2021-09-24

    IPC分类号: H04Q11/00

    摘要: 本发明公开了一种智能变电站过程层交换机拓扑实时校验方法,涉及电力工业智能交换机技术领域,通过解析SCD文件获取子网信息、设备信息以及交换机端口连接信息;从设备信息中获取过程层交换机设备信息,根据过程层交换机设备信息与交换机各端口连接信息得到出过程层交换机端口预期连接表;对交换机通信子网内所有过程层交换机设备建立MMS通信,实时获取同一子网下所有过程层交换机设备的公共信息逻辑节点信息与各端口邻居信息逻辑节点信息,根据各端口邻居信息逻辑节点信息得到过程层交换机设备的实时实际连接关系信息;根据过程层交换机设备的实时实际连接关系信息判断子网划分和交换机接口是否错误,从而完成过程层交换机拓扑实时校验。

    设备增量拓扑分析方法、装置、计算机设备和存储介质

    公开(公告)号:CN116613892B

    公开(公告)日:2024-02-27

    申请号:CN202310876325.5

    申请日:2023-07-18

    摘要: 本申请涉及一种设备增量拓扑分析方法、装置、计算机设备和存储介质。所述方法包括:基于刀闸的遥信变化量获取目标端设备;根据图数据库对目标端设备进行连通子图计算,获得目标内存块;根据目标端设备和目标内存块对图数据库进行增量更新,获得新增目标设备连接点;根据目标端设备和新增目标设备连接点对母线支路进行支路更新,获得新增支路,根据新增支路获得增量拓扑分析结果。采用本方法能够将一次设备搜索范围缩小到连通路径下的搜索,极大减少了设备搜索空间,并且利用图数据库及其包含的遍历算法进行搜索,有效提高设备搜索效率。

    ADC性能评估装置、系统和方法
    36.
    发明公开

    公开(公告)号:CN117544167A

    公开(公告)日:2024-02-09

    申请号:CN202311487858.0

    申请日:2023-11-08

    IPC分类号: H03M1/10

    摘要: 本发明公开了一种ADC性能评估装置、系统和方法,属于ADC测试技术领域。ADC性能评估装置,其特征在于,包括:基础信号源、多个信号源接口、波形叠加器和主控模块。不同信号源接口连接不同的信号源;波形叠加器分别与基础信号源和各信号源接口连接,且连接待测ADC的输入端;主控模块分别连接基础信号源、各信号源接口和波形叠加器;主控模块根据测试脚本控制基础信号源的工作状态,控制各信号源接口的通断状态,控制波形叠加器将接入的各源信号进行波形叠加生成测试信号,接收待测ADC根据测试信号输出的数字信号,并根据数字信号对待测ADC进行性能评估。本发明支持复杂波形的生成,可提升ADC性能评估结果的真实性和可靠性。

    基于图模型的电力系统阻塞管理方法、装置和计算机设备

    公开(公告)号:CN117458603A

    公开(公告)日:2024-01-26

    申请号:CN202311269819.3

    申请日:2023-09-27

    IPC分类号: H02J3/46 H02J3/06 G06F30/20

    摘要: 本申请涉及一种基于图模型的电力系统阻塞管理方法、装置和计算机设备。所述方法包括:根据电网拓扑数据构建母线支路图模型,并通过图节点并行算法确定母线支路图模型内各图节点的初始运行状态;根据目标线路中各机组对应的各节点的初始运行状态,确定目标线路的安全约束条件;在目标线路的潮流情况不满足安全约束条件的情况下,根据预先获取到的各机组的传送因子从多个机组中确定目标机组;其中,传送因子用于表征机组对潮流情况的影响程度;对目标机组进行阻塞管理。采用本方法能够降低电力系统阻塞管理的计算量。

    逐次逼近型模数转换器及其工作方法

    公开(公告)号:CN117375621A

    公开(公告)日:2024-01-09

    申请号:CN202311487282.8

    申请日:2023-11-08

    摘要: 本发明公开了一种逐次逼近型模数转换器及其工作方法。逐次逼近型模数转换器包括:第一采样模块、第二采样模块、第一补偿模块、第二补偿模块、比较模块和逐次逼近逻辑模块;第一补偿模块包括多个第一补偿电容,第二补偿模块包括多个第二补偿电容,逐次逼近逻辑模块用于控制第一补偿电容及第二补偿电容的第一端接地、接入第一参考电压或者接入第二参考电压;第一补偿电容的第二端与比较模块的正相输入端电连接,第二补偿电容的第二端与比较模块的反相输入端电连接;逐次逼近逻辑模块还用于控制采样电容的第一端接地、接入待转换电压或者接入第一参考电压。本发明能够提高逐次逼近型模数转换器的精度。

    一种ADC芯片测试电路和测试方法
    40.
    发明公开

    公开(公告)号:CN117347834A

    公开(公告)日:2024-01-05

    申请号:CN202311503838.8

    申请日:2023-11-10

    IPC分类号: G01R31/28

    摘要: 本发明公开了一种ADC芯片测试电路和测试方法,包括信号输入模块、并联电路模块、控制模块、至少两个测试模块和存储模块;所述信号输入模块用于接入模拟测试信号,并且对模拟测试信号进行预处理;所述并联电路模块用于将模拟信号的模拟电压进行多路输出,便于实现采用相同的模拟电压对多块ADC芯片进行同步测试处理;所述测试模块用于将并联后的多种模拟电压分别接入到待测的ADC芯片中;本发明通过信号输入模块对模拟信号进行预处理,通过并联电路模块进行分散成多路的模拟信号,以及对ADC芯片的测量输入的模拟信号和测试量输出的数字信号同时进行检测,可以减小测试误差。