-
公开(公告)号：CN118921060A
公开(公告)日：2024-11-08
申请号：CN202310511424.3
申请日：2023-05-08
申请人： 兆易创新科技集团股份有限公司
发明人： 吴礼鹏
摘要： 本发明提供一种通道选择电路、模数转换器及片上系统，在ADC电路的采样相期间，被选定的通道中相应的MOS开关的衬底的电压设置为该通道耦接的模拟输入信号的电压，消除MOS开关的衬偏效应，大大提升了通道选择电路的线性度，满足高速高精度ADC的设计需求，使其在低电源电压下也能保持优异的性能，并且能够改善主频位置的谐波失真现象，满足高精度(如16‑bit分辨率，甚至更高)ADC的设计需求。
-
公开(公告)号：CN118868931A
公开(公告)日：2024-10-29
申请号：CN202411183650.4
申请日：2024-08-27
申请人： 中国科学院微电子研究所
IPC分类号： H03M1/06 , H03M1/12 , H03M1/46 , H03K19/0175 , H03K17/22 , H03K17/687
摘要： 本申请提供了一种采样开关电路和传感器接口电路，涉及采样技术领域。在该采样开关电路中，第一采样隔离模块的输入端作为采样开关电路的第一输入端，第一采样隔离模块的输出端与栅压自举开关的输入端相连，栅压自举开关的输出端作为采样开关电路的输出端。由于在采样开关电路的第一输入端与栅压自举开关的输入端之间设置有第一采样隔离模块，所以可以实现采样开关电路所在的ADC与该ADC的前级模拟放大器之间的隔离，因此可以减少该ADC的输入端电荷注入效应对其前级模拟放大器的输出所造成的影响，从而有效地提高采样开关电路及栅压自举开关的输入和输出的线性度，进而改善整体电路性能。
-
公开(公告)号：CN118868930A
公开(公告)日：2024-10-29
申请号：CN202411016966.4
申请日：2024-07-29
申请人： 上海芯鳍集成电路有限公司
摘要： 本发明公开了一种SAR ADC前端电路和同步采样多路复用模数转换器，所述SAR ADC前端电路包括可编程增益放大器、抗混叠滤波器和驱动电路，所述驱动电路包括第一开关、电阻、滤波电容、缓冲放大器和第二开关；第一开关和电阻串联后的整体输入端与抗混叠滤波器连接，整体输出端分别与滤波电容的一端、电容阵列的输入端连接，滤波电容的另一端接地设置；缓冲放大器和第二开关串联后与抗混叠滤波器的输出端连接，且缓冲放大器与第二开关串联后整体与第一开关和电阻并联。本发明在增强了SAR ADC的信号驱动能力、充分衰减ADC输入端开关电容反冲影响的同时，消除了缓冲放大器的噪声对ADC的影响，解决了现有技术中片外驱动电路和片内驱动电路存在的问题。
-
公开(公告)号：CN118805336A
公开(公告)日：2024-10-18
申请号：CN202380022552.X
申请日：2023-03-01
申请人： 高通股份有限公司
摘要： 在某些方面，一种用于向第一子数模转换器(子DAC)和第二子DAC提供第一驱动时钟信号和第二驱动时钟信号的方法包括接收输入时钟信号，以及对该输入时钟信号进行分频以生成第一分频时钟信号和第二分频时钟信号。该方法还包括使用第一分频时钟信号对该输入时钟信号进行门控以生成第一驱动时钟信号，以及将第一驱动时钟信号输入到第一子DAC的时钟输入端。该方法还包括使用第二分频时钟信号对该输入时钟信号进行门控以生成第二驱动时钟信号，以及将第二驱动时钟信号输入到第二子DAC的时钟输入端。
-
公开(公告)号：CN118740063A
公开(公告)日：2024-10-01
申请号：CN202410690814.6
申请日：2024-05-30
申请人： 西安电子科技大学
摘要： 本发明公开了一种应用于高速模数转换器的宽摆幅悬浮电源放大器，该放大器包括：第一悬浮电容、第一级放大模块、第二悬浮电容及第二级放大模块；电源电压端与接地电压端在信号放大阶段不对第一悬浮电容充电，但是会在信号放大阶段的小信号建立子阶段提前对第二悬浮电容充电，以增大第二悬浮电容两极板之间的电压差，从而增大放大器的输出摆幅。根据本发明提供的放大器，通过两个回路分别连接第一级放大模块、第一悬浮电容和第二级放大模块、第二悬浮电容，并将为第二悬浮电容供电的时间提前，能够在小信号建立子阶段提高第二悬浮电容两极板间的电压差，从而补偿因第二悬浮电容电压退化引起的高输出摆幅下的增益压缩，提高放大器的输出摆幅。
-
公开(公告)号：CN115865081B
公开(公告)日：2024-10-01
申请号：CN202211519816.6
申请日：2022-11-30
申请人： 贵州振华风光半导体股份有限公司
摘要： 本发明提供一种误差较小电路、方法及比较器阵列，应用于比较器阵列，其中，所述比较器阵列的比较器个数为N个；所述减小电路包括：随机使能信号发生器、互质滤波单元、参考电压生成阵列、参考电压选通单元和一个随机化比较器；当比较器阵列中出现精度不高的比较器时，通过随机化比较器随机替换比较器阵列中的任意一个比较器的比较结果，比较器阵列中的每个比较器都有被替换输出比较结果的机会，精度不高的比较器不会每次都输出比较结果，减小精度不高的比较器的输出概率，实现误差匹配平均化，从而从整个系统提高随机比较器阵列的输出精度。
-
公开(公告)号：CN118713668A
公开(公告)日：2024-09-27
申请号：CN202410737222.5
申请日：2024-06-07
申请人： 圣邦微电子(北京)股份有限公司
摘要： 本公开的实施例提供一种采样时钟电路、模数转换器及开关电源，解决了现有技术中开关电源进行开关动作时，采样得到的电压信号与电压输入信号之间存在误差的问题。采样时钟电路包括：采样保持信号产生电路，被配置为根据开关电源的开关时钟信号的边沿产生采样保持信号，其中，开关时钟信号的边沿触发采样保持信号中有效电平的起始时间；延迟电路，被配置为利用采样保持信号对预设采样时钟信号的边沿进行延迟处理，得到在对开关电源的电压输入信号进行采样时应用的实际采样时钟信号，通过实际采样时钟信号使得采样的状态在采样保持信号的有效电平的时间内维持不变。本公开实施例适用于模数转换器在监测开关电源内部充电过程中的电压信号采样过程。
-
公开(公告)号：CN118694367A
公开(公告)日：2024-09-24
申请号：CN202310316377.7
申请日：2023-03-24
申请人： 恩智浦有限公司
发明人： 罗伯特·鲁滕 , 穆罕默德·博拉特凯尔 , 吕西安·约翰内斯·布伦默斯
摘要： 本公开的各方面涉及补偿模数转换器电路(ADC)中的误差。如可根据一个或多个实施例所实施，一种设备和/或方法涉及使用来自数模转换器电路(DAC)的输出将模拟信号转换成数字信号的ADC。通过对于提供到所述DAC的相应信号部分而基于所述信号部分到模拟信号的转换与提供到所述DAC的所述信号部分的值之间的非兼容性来产生反馈信号，补偿电路产生补偿输出。基于提供到所述DAC的信号输入而产生补偿输出，其中基于所述反馈信号而对所述DAC施加增益。由此，提供到所述DAC的数字输入是非随机化的。
-
公开(公告)号：CN118199633B
公开(公告)日：2024-09-03
申请号：CN202410620463.1
申请日：2024-05-20
申请人： 南京美辰微电子有限公司
IPC分类号： H03M1/06 , G06F18/15 , G06F18/2431 , G06N3/0499 , G06N3/08
摘要： 本发明公开了面向时间交织模数转换器的杂散自修复多模态运算电路，杂散自修复多模态运算电路包括杂散特征提取模块、杂散修复模态计算模块、杂散修复补偿模块；该杂散自修复多模态运算电路基于多层感知机的算法进行硬件化实现，根据不同时间交织模数转换器的电路反馈特性，实现杂散修复的自动化，给出精确的修复结果，同时仅占用极少量的硬件资源，相较传统数字校准电路，具有高鲁棒性、低功耗、高性能的特点。
-
公开(公告)号：CN117595867B
公开(公告)日：2024-08-09
申请号：CN202311414839.5
申请日：2023-10-27
申请人： 成都民芯科技有限公司
摘要： 本发明属于模拟信号采样领域，公开了一种模数转化器、消除采样保持网络记忆效应的电路及方法，包括保持相位时，控制采样保持网络中一半的采样电容与正相位输入信号连接，另一半的采样电容与负相位输入信号连接；在下次采样相位到来之前，从与正相位输入信号连接的采样电容中随机选取一半采样电容与负相位输入信号连接，且从与负相位输入信号连接的采样电容中随机选取一半采样电容与正相位输入信号连接。使每次采样相位连接到正相位或者负相位的采样电容总电平保持在共模电平，消除前次采样相位采样到的输入信号幅值的影响，并且能够将正负端的采样网络构成情况随机化，使得采样保持网络的杂散随机化，可以有效提高整体采样保持网络的线性度。
-
-
-
-
-
-
-
-
-
搜索结果
1444 条记录 (耗时 0.02 秒)
