半导体存储器件及其修复方法

    公开(公告)号:CN101202116B

    公开(公告)日:2013-06-05

    申请号:CN200710198999.5

    申请日:2007-12-11

    CPC classification number: G11C29/808 G11C29/846

    Abstract: 一种半导体存储器件,包括主单元阵列区,在主单元阵列区的一侧形成的第一冗余单元阵列区和第一虚拟单元阵列区,以及在主单元阵列区的另一侧形成的第二冗余单元阵列区和第二虚拟单元阵列区。该第一冗余单元阵列区包括第一冗余位线,以及该第一虚拟单元阵列区包括第一虚拟位线。该第二冗余单元阵列区包括第二冗余位线,以及该第二虚拟单元阵列区包括第二虚拟位线。第一和第二冗余单元阵列区被布置为比第一和第二虚拟单元阵列区更靠近主单元阵列区。

    半导体存储器件及其修复方法

    公开(公告)号:CN101202116A

    公开(公告)日:2008-06-18

    申请号:CN200710198999.5

    申请日:2007-12-11

    CPC classification number: G11C29/808 G11C29/846

    Abstract: 一种半导体存储器件,包括主单元阵列区,在主单元阵列区的一侧形成的第一冗余单元阵列区和第一虚拟单元阵列区,以及在主单元阵列区的另一侧形成的第二冗余单元阵列区和第二虚拟单元阵列区。该第一冗余单元阵列区包括第一冗余位线,以及该第一虚拟单元阵列区包括第一虚拟位线。该第二冗余单元阵列区包括第二冗余位线,以及该第二虚拟单元阵列区包括第二虚拟位线。第一和第二冗余单元阵列区被布置为比第一和第二虚拟单元阵列区更靠近主单元阵列区。

    半导体封装件
    46.
    发明公开
    半导体封装件 审中-公开

    公开(公告)号:CN119230518A

    公开(公告)日:2024-12-31

    申请号:CN202410100084.X

    申请日:2024-01-24

    Abstract: 提供了一种半导体封装件。所述半导体封装件包括第一半导体芯片,所述第一半导体芯片包括:第一半导体衬底,所述第一半导体衬底具有彼此相反的第一表面和第二表面;电路层,所述电路层位于所述第一表面上;第一互连层,所述第一互连层位于所述电路层上;第二互连层,所述第二互连层位于所述第二表面上;穿透通路,所述穿透通路从所述第二表面延伸到所述第一半导体衬底中;以及电容器,所述电容器从所述第二表面朝向所述第一表面延伸。所述电容器在与所述第一半导体衬底的所述第一表面平行的第一方向上与所述穿透通路间隔开。

    三维半导体存储器件
    47.
    发明授权

    公开(公告)号:CN110600481B

    公开(公告)日:2024-07-26

    申请号:CN201910241621.1

    申请日:2019-03-28

    Abstract: 提供了一种三维半导体存储器件。所述三维半导体存储器件包括:设置在基底上并且在垂直于基底的表面的方向上堆叠的第一栅极堆叠结构和第二栅极堆叠结构,第一栅极堆叠结构和第二栅极堆叠结构包括彼此间隔地堆叠的栅电极;穿过第一栅极堆叠结构和第二栅极堆叠结构并被第一栅极堆叠结构和第二栅极堆叠结构围绕的贯穿区域;以及穿过第一栅极堆叠结构和第二栅极堆叠结构的垂直沟道结构,其中,第一栅极堆叠结构具有与贯穿区域相邻并且被布置成阶梯形状的第一接触焊盘,第二栅极堆叠结构具有与贯穿区域相邻并且被布置成阶梯形状的第二接触焊盘,第二接触焊盘中的至少一部分第二接触焊盘在贯穿区域的一侧与第一接触焊盘交叠。

    包括栅电极的三维半导体装置

    公开(公告)号:CN109755302B

    公开(公告)日:2024-01-26

    申请号:CN201811284747.9

    申请日:2018-10-31

    Abstract: 提供了一种三维半导体装置,所述三维半导体装置包括:主分离结构,设置在基底上,并在平行于基底的表面的第一方向上延伸;栅电极,设置在主分离结构之间;第一次级分离结构,穿透位于主分离结构之间的栅电极,并且包括具有彼此相对的端部的第一线性部分和第二线性部分;第二次级分离结构,设置在第一次级分离结构与主分离结构之间且穿透栅电极。第二次级分离结构在第二线性部分和主分离结构之间具有彼此相对的端部。

    半导体器件及其制造方法
    49.
    发明授权

    公开(公告)号:CN109103198B

    公开(公告)日:2023-10-24

    申请号:CN201810585838.X

    申请日:2018-06-08

    Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件包括:在基板上的多个沟道结构,每个沟道结构在垂直于基板的第一方向上延伸并具有栅极绝缘层和沟道层;公共源极延伸区,包括具有n型导电性的第一半导体层,在基板和沟道结构之间;多个栅电极,在公共源极延伸区上并在每个沟道结构的侧壁上在第一方向上彼此间隔开;以及在基板上的公共源极区,与公共源极延伸区接触并包括具有n型导电性的第二半导体层,其中每个沟道结构的栅极绝缘层延伸以覆盖公共源极延伸区的上表面以及底表面的至少一部分。

Patent Agency Ranking