具有存储串的半导体器件
    1.
    发明公开

    公开(公告)号:CN119947102A

    公开(公告)日:2025-05-06

    申请号:CN202411430589.9

    申请日:2024-10-14

    Inventor: 金光洙

    Abstract: 一种半导体器件,包括外围电路结构和堆叠在外围电路结构上的单元结构,该单元结构包括:栅电极,在竖直方向上彼此间隔开;沟道结构,布置在通过穿过栅电极沿竖直方向延伸的沟道孔内,该沟道结构包括沟道层和与沟道层间隔开的背栅电极,并且包括与外围电路结构相邻布置的第一端部和与第一端部相对的第二端部;公共源极层,在沟道结构的第二端部处连接到沟道层;上绝缘层,在公共源极层上;以及背栅接触部,布置在穿过上绝缘层和公共源极层的第一背面接触孔内,并且连接到背栅电极。

    包括楼梯结构和虚设电极的三维半导体存储器件

    公开(公告)号:CN108231780B

    公开(公告)日:2023-07-04

    申请号:CN201711401074.6

    申请日:2017-12-21

    Inventor: 金光洙 李宪奎

    Abstract: 一种三维半导体存储器件,包括:衬底,包括第一连接区域、第二连接区域;以及单元阵列区域,设置在所述第一连接区域和第二连接区域之间。所述存储器件还包括:电极结构,包括垂直堆叠在所述衬底上的多个电极,其中每个所述电极具有暴露在所述第一连接区域上的焊盘;以及虚设电极结构,设置为与所述电极结构相邻,并且包括垂直堆叠在所述衬底上的多个虚设电极。每个虚设电极具有暴露在所述第二连接区域上的虚设焊盘。所述电极结构包括第一楼梯结构和第二楼梯结构,所述第一楼梯结构和第二楼梯结构均包括暴露在所述第一连接区域上的电极的焊盘。所述第一楼梯结构沿第一方向延伸,并且所述第二楼梯结构沿与所述第一方向交叉的第二方向延伸。

    垂直半导体器件
    6.
    发明公开

    公开(公告)号:CN108231785A

    公开(公告)日:2018-06-29

    申请号:CN201711390198.9

    申请日:2017-12-21

    Inventor: 金光洙 张台锡

    Abstract: 一种垂直半导体器件包括奇数单元块和偶数单元块、以及奇数块垫结构和偶数块垫结构。奇数单元块的每个包括包含在第一方向上交替堆叠的导电线和绝缘层的第一导电线结构。偶数单元块的每个包括具有与第一导电线结构基本相同的形状的第二导电线结构。奇数块垫结构连接到第一导电线结构的第一边缘部分。偶数块垫结构连接到第二导电线结构的与第一边缘部分相反的第二边缘部分。奇数单元块和偶数单元块的每个在第三方向上具有第一宽度。奇数块垫结构和偶数块垫结构的每个形成在衬底的具有在第三方向上大于第一宽度的第二宽度的区域上。

Patent Agency Ranking