半导体器件及其形成方法
    41.
    发明公开

    公开(公告)号:CN118366956A

    公开(公告)日:2024-07-19

    申请号:CN202310079513.5

    申请日:2023-01-17

    Abstract: 一种半导体器件及其形成方法,其中器件包括:衬底,衬底内具有若干有源区;位于衬底上的若干栅极结构;位于栅极结构上的第一金属层;位于第一金属层上的若干层接地屏蔽结构,接地屏蔽结构包括接地环、被接地环包围的若干同轴的导电环、以及沿导电环半径方向贯穿若干导电环的互连金属线,且互连金属线与接地环电连接。通过相互分立的若干有源区和若干栅极结构能够有效减少整体面积,提高衬底的电阻,抑制涡流。每个有源区组中的若干有源区、以及每个栅极结构组中的若干栅极结构电连接一条第一金属线,使得有源区、栅极结构和第一金属线均通过衬底接地,在同一层中产生均匀的电位,进而抑制涡流,以此提升半导体器件中的感应器件的品质因数Q。

    电容结构
    42.
    发明公开
    电容结构 审中-实审

    公开(公告)号:CN117790463A

    公开(公告)日:2024-03-29

    申请号:CN202211145552.2

    申请日:2022-09-20

    Abstract: 一种电容结构,包括:n个第一金属段;m个第二金属段;至少1个第一通孔,所述第一通孔贯穿第a个第一金属段和第b个第二金属段之间的介质材料,其中a取自大于1且小于或等于n的奇数中的一个或多个,b取自大于1且小于或等于m的奇数中的一个或多个;至少1个第二通孔,所述第二通孔贯穿第c个第一金属段和第d个第二金属段之间的介质材料,其中c取自大于等于2且小于n的偶数中的一个或多个,d取自大于等于2且小于m的偶数中的一个或多个。所述至少1个第一通孔和至少1个第二通孔的设置,能够有效增加电容结构中极板的信号通道,能够有效缩短信号通道长度的差异以降低压降差异,能够有效提高电容值和Q值。

    衬底屏蔽结构及其形成方法
    43.
    发明公开

    公开(公告)号:CN117542637A

    公开(公告)日:2024-02-09

    申请号:CN202210888668.9

    申请日:2022-07-26

    Abstract: 一种衬底屏蔽结构及其形成方法,其中结构包括:衬底;位于所述衬底上的屏蔽层,所述屏蔽层包括沿第一方向排布的若干相互分立的单元区,各所述单元区包括沿第二方向排布的若干线圈区,相邻线圈区之间电互连,各线圈区包括第一线圈,所述第一线圈包括至少一个线圈结构,所述线圈结构在所述衬底表面上的投影图形呈“S”形;位于所述屏蔽层外侧,且包围所述屏蔽层的保护环,所述保护环接地,且与所述屏蔽层相互电连接,减少感应磁场在衬底屏蔽结构的中形成衬底涡流,抑制位移电流和衬底涡流的形成,进而可以提高电感的品质因数Q。

    电容器件及其形成方法
    44.
    发明公开

    公开(公告)号:CN117476596A

    公开(公告)日:2024-01-30

    申请号:CN202210872942.3

    申请日:2022-07-21

    Abstract: 一种电容器件及其形成方法,其中结构包括:与第一金属层层叠设置的若干第二金属层,各第二金属层包括若干第三指状极板,各第三指状极板分别与第一指状极板或第二指状极板层叠设置,各第三指状极板包括若干沿第一方向间隔分布的第一导电区和第二导电区,第一导电区和第二导电区之间具有绝缘层,同层相邻两根第三指状极板的第一导电区和第二导电区相邻,相邻两层的第三指状极板的第一导电区相邻、且第二导电区也相邻,相邻两层的第一导电区在衬底表面的投影与第二导电区在衬底表面的投影之间具有部分重叠;第三导电插塞使相邻两层第二金属层中的第一导电区相互电连接,第四导电插塞使相邻两层第二金属层中的第二导电区相互电连接,提高了电容密度。

    电容器件寄生电阻的测试方法
    45.
    发明公开

    公开(公告)号:CN117250402A

    公开(公告)日:2023-12-19

    申请号:CN202210655617.1

    申请日:2022-06-10

    Abstract: 一种电容器件寄生电阻的测试方法,包括:提供待测试电容器,待测试电容器具有第一特征尺寸;提供辅助电容器,辅助电容器具有第二特征尺寸,第二特征尺寸大于第一特征尺寸;形成串联待测试电容器和辅助电容器的金属层;对待测试电容器、辅助电容器以及金属层进行二端口网络测试,获取第一传输矩阵;对辅助电容器和金属层进行二端口网络测试,获取第二传输矩阵;根据第一传输矩阵和第二传输矩阵,获取待测试电容器的第三传输矩阵;根据第三传输矩阵,获取待测试电容器的寄生电阻。通过提供较大特征尺寸的辅助电容器与待测试电容器串接,利用辅助电容器内较大的寄生电阻,能够削弱测试电路中寄生电阻的影响,以提升待测试电容器寄生电阻的测试精度。

    电感结构及其形成方法
    46.
    发明公开

    公开(公告)号:CN117133533A

    公开(公告)日:2023-11-28

    申请号:CN202210604836.7

    申请日:2022-05-18

    Abstract: 一种电感结构及其形成方法,其中结构包括:电感线圈,所述电感线圈包括两个连接端;与任一所述连接端连接的第一引出端,所述第一引出端具有相对的第一起始端和第一末尾端,所述第一起始端与连接端连接,所述第一起始端具有第一宽度,所述第一末尾端具有第二宽度,所述第一宽度大于所述第二宽度,所述电感结构在提升电感品质因数Q值的同时不影响自谐振性能。

    电容器件及其形成方法
    47.
    发明公开

    公开(公告)号:CN117015300A

    公开(公告)日:2023-11-07

    申请号:CN202210453737.3

    申请日:2022-04-27

    Abstract: 一种电容器件及其形成方法,其中结构包括:导电插塞,所述导电插塞包括第一导电插塞、第二导电插塞、第三导电插塞和第四导电插塞,所述第一导电插塞使所述第一电极层与相邻的各第一导电区相互电连接,所述第二导电插塞使所述第二电极层与相邻的所述各第二导电区相互电连接,所述第三导电插塞使相邻两层第二金属层中的第一导电区相互电连接,所述第四导电插塞使相邻两层第二金属层中的第二导电区相互电连接,所述第一导电区和所述第二导电区分别连接不同的电极端,增加了所述第一导电插塞与所述第二导电插塞之间的电容,以及所述第一导电层与所述第二导电插塞之间、所述第二导电层与所述第一导电插塞之间的电容,提高了器件的电容密度。

    电感线圈及其形成方法
    48.
    发明公开

    公开(公告)号:CN116995055A

    公开(公告)日:2023-11-03

    申请号:CN202210453208.3

    申请日:2022-04-24

    Abstract: 一种电感线圈及其形成方法,其中,电感线圈包括:衬底;位于所述衬底上的若干层叠排布的线圈层,各线圈层包括位于同层的若干子线圈结构;位于各相邻两层线圈层之间的若干电连接层,各电连接层在所述衬底表面的投影图形位于与电连接层相接触的相邻两层线圈层在衬底表面的投影图形的范围内,各所述线圈层通过各电连接层并联连接,垂直于衬底且同时经过相邻两层线圈层内的所有子线圈结构的任一截面均经过电连接层。所述电感线圈减小了电阻,从而提升了电感器的品质因数Q,从而改善了电感器的工作效率。

    电感器件及其形成方法
    49.
    发明公开

    公开(公告)号:CN115692382A

    公开(公告)日:2023-02-03

    申请号:CN202110844902.3

    申请日:2021-07-26

    Abstract: 本申请提供电感器件及其形成方法,所述电感器件包括:半导体衬底;电感线圈,位于所述半导体衬底上;至少两层保护环,所述至少两层保护环环绕于所述电感线圈在所述半导体衬底上的垂直投影的四周,其中,所述保护环包括若干分立的子保护环,相邻两层保护环的子保护环交错设置。本申请提供一种电感器件及其形成方法,在电感线圈四周形成至少两层保护环,所述保护环包括若干分立的子保护环,相邻两层保护环的子保护环交错设置,可以提高保护环的噪声隔绝效果。

Patent Agency Ranking