一种用于芯片的应力仿真方法、系统、设备和存储介质

    公开(公告)号:CN117574816B

    公开(公告)日:2024-03-29

    申请号:CN202410050945.8

    申请日:2024-01-15

    发明人: 李更 姚大平

    摘要: 本发明涉及芯片仿真技术领域,公开了一种用于芯片的应力仿真方法、系统、设备和存储介质,包括根据芯片的封装结构,得到硅中介层和重布线层;对所述硅中介层进行建模,得到硅中介层模型;根据所述重布线层的布线结构,建立重布线层模型;将硅中介层模型和重布线层模型进行组合,得到应力仿真模型;根据应力仿真模型进行应力仿真,得到芯片的应力仿真结果。本发明通过映射或简化的方式对重布线层进行建模,不仅能够准确反映重布线层中金属布线的分布情况,并且有效降低了应力仿真模型的复杂度,通过验证和迭代回滚的方式降低了布线简化的简化程度对仿真精度的影响,在降低芯片应力仿真的仿真时间和硬件需求的同时保证了芯片应力仿真的仿真效果。

    一种芯片封装结构
    42.
    发明授权

    公开(公告)号:CN117438384B

    公开(公告)日:2024-03-15

    申请号:CN202311657543.6

    申请日:2023-12-06

    发明人: 李更 姚大平

    摘要: 本发明提供了一种芯片封装结构,涉及芯片封装领域。芯片封装结构包括PCB板、主芯片和塑封层,主芯片与PCB板之间电连接有多个锡球或铜球,塑封层设于主芯片的表面;PCB板设有布线区和空置区,多个锡球或铜球与布线区对应布置,空置区与多个锡球或铜球在PCB板的上表面错位布置;空置区与主芯片之间还填充有绝缘导热体,绝缘导热体与主芯片的下表面贴合,绝缘导热体的原料包括硅树脂,以及氮化硼粉末、氧化铝粉末和氮化铝粉末中的至少一种;空置区开设有通孔,通孔中安装有导热件;PCB板的另一侧还设有散热结构,导热件分别与绝缘导热体、散热结构相连,由主芯片、绝缘导热体、导热件至散热结构形成传热路径。

    一种芯片封装全自动植球机及其植球方法

    公开(公告)号:CN117423649B

    公开(公告)日:2024-02-23

    申请号:CN202311744128.4

    申请日:2023-12-19

    IPC分类号: H01L21/677 H01L21/48

    摘要: 本发明涉及芯片封装技术领域,具体涉及一种芯片封装全自动植球机及其植球方法,芯片封装全自动植球机包括植球载具,植球载具用于向植球孔内植入锡球,植球载具包括植球箱、伸缩部和限位部,植球箱的底部设置有多个装球工位,锡球需要克服预设阻力才能移动到芯片上的植球孔内,伸缩部设置在植球箱内部,且能够沿竖直方向移动,伸缩部能够提供锡球克服预设阻力的驱动力,多个伸缩部将植球箱内部、沿竖直方向分隔为上腔室和下腔室,限位部配置成在装球工位内没有锡球时,通过改变伸缩部的运行方式以使上腔室内的锡球能够进入到下腔室,以使下腔室内的锡球尽可能的分布均匀,从而减小装球工位缺球的概率,简化填球流程,提高植球效率。

    一种精密控制的固化处理介电材料的半导体装置及方法

    公开(公告)号:CN113436994B

    公开(公告)日:2024-02-09

    申请号:CN202110675332.X

    申请日:2021-06-21

    发明人: 姚大平

    IPC分类号: H01L21/67 H01L21/683

    摘要: 本发明涉及半导体制造与封装技术领域,提出一种精密控制固化处理介电材料的半导体装置,包括晶圆放置架;晶圆台盘;以及低压固化晶圆腔室等装置。本发明还提出一种利用所述精密控制固化处理介电材料的装置实施介电材料固化的工艺方法。本发明通过使晶圆的背面处于减压状态与晶圆台盘紧密接触,在低压状态加热,使得晶圆与介电材料涂层等到均匀加热升温、或者断电降温,因此介电材料在低压受热固化时产生均匀收缩,带来的应力减小,固化后的介电材料性能提高,同时晶圆翘曲程度大大地降低。

    一种芯片封装结构
    45.
    发明公开

    公开(公告)号:CN117438384A

    公开(公告)日:2024-01-23

    申请号:CN202311657543.6

    申请日:2023-12-06

    发明人: 李更 姚大平

    摘要: 本发明提供了一种芯片封装结构,涉及芯片封装领域。芯片封装结构包括PCB板、主芯片和塑封层,主芯片与PCB板之间电连接有多个锡球或铜球,塑封层设于主芯片的表面;PCB板设有布线区和空置区,多个锡球或铜球与布线区对应布置,空置区与多个锡球或铜球在PCB板的上表面错位布置;空置区与主芯片之间还填充有绝缘导热体,绝缘导热体与主芯片的下表面贴合,绝缘导热体的原料包括硅树脂,以及氮化硼粉末、氧化铝粉末和氮化铝粉末中的至少一种;空置区开设有通孔,通孔中安装有导热件;PCB板的另一侧还设有散热结构,导热件分别与绝缘导热体、散热结构相连,由主芯片、绝缘导热体、导热件至散热结构形成传热路径。

    晶圆扇出型封装方法和结构

    公开(公告)号:CN116931376B

    公开(公告)日:2023-12-08

    申请号:CN202311190251.6

    申请日:2023-09-15

    发明人: 康志龙 姚大平

    IPC分类号: G03F7/16 H01L21/56

    摘要: 本公开提供的一种晶圆扇出型封装方法和结构,涉及半导体封装技术领域。该晶圆扇出型封装方法包括:提供具有第一涂层的晶圆;其中,第一涂层包括覆盖部和超出晶圆边缘预设距离的去胶部。在去胶部上形成微纳结构;采用旋涂工艺在第一涂层上形成光刻胶;光刻胶在微纳结构上的张力小于在覆盖部上的张力,以使微纳结构上的光刻胶在离心力作用下脱离第一涂层。该方法能在旋涂过程中自动去除边缘的光刻胶,省去了后续的边缘胶清洗工艺,工艺步骤简单,边缘胶去除效果好,封装效率高。

    晶圆扇出封装方法和封装设备
    47.
    发明公开

    公开(公告)号:CN117080095A

    公开(公告)日:2023-11-17

    申请号:CN202311316546.3

    申请日:2023-10-12

    发明人: 康志龙 姚大平

    IPC分类号: H01L21/56 H01L21/67

    摘要: 本发明提供了一种晶圆扇出封装方法和封装设备,涉及晶圆扇出封装技术领域。该晶圆扇出封装方法包括提供具有倒装芯片的载板,其中,倒装芯片具有焊盘的一面朝向载板。采用红外偏光模组获取倒装芯片具有焊盘的一面的中心位置。计算中心位置与预设位置的差值;依据差值移动倒装芯片,以使中心位置与预设位置的差值在预设范围内。塑封倒装芯片。通过在塑封倒装芯片前对倒装芯片进行红外检测定位,并对定位偏移的倒装芯片进行移动,提高贴片精度,从而有利于提高后续的布线精度。

    一种多芯片堆叠封装结构及封装方法

    公开(公告)号:CN115241153A

    公开(公告)日:2022-10-25

    申请号:CN202210899505.0

    申请日:2022-07-28

    发明人: 姚大平

    摘要: 本发明提供一种多芯片堆叠封装结构,包括,电路基板;第一芯片,正装设置于电路基板一侧,第一芯片包括:第一芯片本体、位于第一芯片本体背离电路基板一侧表面的第一重布线结构、以及第一焊盘,第一焊盘位于第一重布线结构背离第一芯片本体一侧的部分边缘区域的表面;第二芯片,倒装设于部分第一芯片背离所述电路基板的一侧,第二芯片包括:第二芯片本体、位于第二芯片本体朝向电路基板一侧表面的第二重布线结构、以及第二焊盘,第二焊盘位于第二重布线结构背离第二芯片本体一侧的部分边缘区域的表面,第二焊盘与第一焊盘直接键合互连。上述多芯片堆叠封装结构的厚度减小,体积减小,扩展了采用多芯片堆叠封装结构的器件的应用场景。

    一种集成天线的封装方法及封装结构

    公开(公告)号:CN110534485B

    公开(公告)日:2021-10-15

    申请号:CN201910700723.5

    申请日:2019-07-31

    发明人: 姚大平

    摘要: 本发明公开了一种集成天线的封装方法及封装结构,该方法包括如下步骤:在载体上制备集成天线层;集成天线层包括天线以及包覆天线的介质层,天线的接口显露于介质层外;将芯片正装于集成天线层上,并在集成天线层上形成封装体,包封住芯片;在封装体内形成若干导电柱;导电柱包括将天线接口电连接至封装体上表面的第一导电柱以及将芯片的焊盘电连接至封装体上表面的第二导电柱。通过首先在载体上制备集成天线层,使得在天线的制备过程中不会受到其他结构带来的制备工艺或者制备条件的限制,使得制备高精度、高频天线成为可能;并通过将天线与芯片垂直集成封装,最终获得尺寸较小的封装结构。