公开(公告)号：CN104333383B

公开(公告)日：2018-05-11

申请号：CN201410628188.4

申请日：2014-11-10

Applicant: 许继电气股份有限公司 ,  许昌许继软件技术有限公司

Inventor： 赵会彬 ,  吕玄兵 ,  周东杰 ,  孙振华 ,  姚艳艳 ,  高传发 ,  任华锋

IPC: H03M1/10

Abstract: 本发明涉及一种基于FPGA的A/D实时故障诊断方法，A/D芯片通过FPGA连接CPU；FPGA在采集A/D数据的同时完成A/D故障信息诊断，并记录A/D故障，将A/D故障信息和A/D数据生成一帧报文发送给对端CPU。本发明克服现有CPU软件不能对SV数据有效实时检测的不足，提供了一种基于FPGA的A/D实时故障诊断系统，实时性强，扩展性移植性好，不仅实现在采样源端对SV数据检测，也有助于定位发生故障的A/D芯片的问题所在。

公开(公告)号：CN118921071A

公开(公告)日：2024-11-08

申请号：CN202410945702.0

申请日：2024-07-15

Applicant: 许继电气股份有限公司 ,  许昌许继软件技术有限公司

Inventor： 朱付强 ,  周东杰 ,  赵会彬 ,  牟涛 ,  吕玄兵 ,  马志敏 ,  常正泰 ,  朱校汲 ,  赵彪 ,  李海瑶 ,  赵呈轩

IPC: H03M13/29 ,  H02H1/00 ,  G04D7/00

Abstract: 本发明涉及一种级联装置的电IRIG‑B码对时信号处理方法，属于电力工程继电保护自动化领域。本发明包括：从发送至某级联装置处的转单端后的电IRIG‑B码对时信号对应的第一个上升沿开始首个码元对应的计时；经过一个设定时间窗之后，在遇到第一个下降沿时停止计时，再经过下一个设定时间窗之后若遇到上升沿，则结束该码元对应的计时并开启下一个码元对应的计时；该码元对应的计时停止时的计时值用于进行解码，从而得到该码元的解码数据；重复码元的解码步骤直至达到该对时信号结束，相应得到各码元的解码数据；每个设定时间窗的长度均大于该对时信号的上升沿和下降沿处畸变的时间宽度且小于电IRIG‑B码所有种类的码元正常情况下的高电平持续时间长度。

公开(公告)号：CN113839767A

公开(公告)日：2021-12-24

申请号：CN202111070752.1

申请日：2021-09-13

Applicant: 许昌许继软件技术有限公司

Inventor： 朱付强 ,  王振华 ,  周东杰 ,  牟涛 ,  赵会彬 ,  吕玄兵 ,  李超 ,  马志敏

IPC: H04L7/00 ,  H04J3/06

Abstract: 本发明涉及一种多片FPGA系统及其时戳同步方法，通过使用单一时钟源及搭建一个星型结构，保证时钟相位一致、频偏为0；并且同时综合考虑加载完成信号，保证复位释放时间一致；通过对主芯片输出同步脉冲和从芯片输入同步脉冲进行约束，保证同步脉冲同步；通过同步脉冲的设计，保证对时戳计数器实时监视和同步。本发明的技术方案有效解决了多片FPGA协作的工况下时戳同步的问题，并且简单可靠容易实施。

公开(公告)号：CN113836048A

公开(公告)日：2021-12-24

申请号：CN202111093096.7

申请日：2021-09-17

Applicant: 许昌许继软件技术有限公司

Inventor： 赵会彬 ,  周东杰 ,  王振华 ,  吕玄兵 ,  牟涛 ,  李超 ,  马志敏 ,  朱付强

IPC: G06F12/02 ,  G06F9/50

Abstract: 本发明涉及一种基于FPGA内存动态分配的数据交换方法及装置，采用现场可编程FPGA器件实现以太网二层交换处理业务，采用内存动态分配策略，即使用FPGA内部RAM实现一级缓存单元和二级缓存单元作为转发报文缓存，一级缓存单元缓存二层交换处理后的以太网报文，二级缓存单元动态分配给有报文突发传输的某一个端口。一般情况只使用一级缓存单元作为转发报文缓存，当某端口瞬时流量过大时就申请占用二级缓存单元，报文发完后释放二级缓存单元，二级缓存单元动态分配给瞬时流量大的端口，合理高效的使用了FPGA内部缓存，省掉了常规报文缓存策略需要挂载的SDRAM。