-
公开(公告)号：CN111261603A
公开(公告)日：2020-06-09
申请号：CN201811460125.7
申请日：2018-11-30
Applicant: 长鑫存储技术有限公司
Inventor： 吴秉桓
IPC: H01L23/48 , H01L21/768
Abstract: 本公开提供一种用于半导体结构的互连方法与半导体结构。互连方法包括：提供堆叠结构，堆叠结构包括多层键合的晶圆或芯片，每层晶圆或芯片包括衬底和布线层，布线层包括多条金属导线；形成硅通孔于所述堆叠结构，所述硅通孔与部分所述金属导线相连接；填充导电材料于所述硅通孔。本公开的互连方法可以通过一次掩模刻蚀制程制作使堆叠结构中各层晶圆或芯片进行电连接。
-
公开(公告)号：CN111199933A
公开(公告)日：2020-05-26
申请号：CN201811385525.6
申请日：2018-11-20
Applicant: 长鑫存储技术有限公司
IPC: H01L23/485 , H01L21/60
Abstract: 本公开是关于一种重布线层结构、重布线层结构的制造方法以及半导体结构。该重布线层结构包括：重布线层，设置于衬底上，所述重布线层包括焊垫部和与所述焊垫部连接的导线部；其中，所述焊垫部的厚度大于所述导线部的厚度。本公开提供的重布线层结构，焊垫部相对导线部具有较厚的厚度，较厚的焊垫部能够在封装金或铜打线时提供较多的撞击缓冲区，以避免衬底受力破裂，同时也避免了在增加焊垫部厚度时而引起增加导线间的寄生电容的问题。
-
公开(公告)号：CN111192866A
公开(公告)日：2020-05-22
申请号：CN201811361244.7
申请日：2018-11-15
Applicant: 长鑫存储技术有限公司
IPC: H01L23/525
Abstract: 本发明涉及半导体技术领域，提出一种半导体结构。该半导体结构可以包括有源块、第一电接触端、栅极氧化层以及栅极块；第一电接触端设于所述有源块之上；栅极氧化层覆盖于所述有源块的多个表面；栅极块上设有第一凹槽，覆盖有所述栅极氧化层的所述有源块插入所述第一凹槽内，从而减少了该半导体结构占用面积。
-
公开(公告)号：CN111192862A
公开(公告)日：2020-05-22
申请号：CN201811361058.3
申请日：2018-11-15
Applicant: 长鑫存储技术有限公司
IPC: H01L23/498 , H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本公开提供一种半导体器件、重布线层结构及重布线层结构的制造方法，涉及半导体技术领域。该重布线层结构包括基底、第一导电层、加强层和第二导电层。第一导电层设于基底，且具有第一焊垫区；加强层设于第一导电层远离基底的表面，且位于第一焊垫区；第二导电层覆盖加强层和第一导电层未被加强层覆盖的区域；加强层为导电材质，且加强层的材料的强度大于第一导电层和第二导电层。本公开的重布线层结构可提升半导体器件的性能。
-
公开(公告)号：CN112951789B
公开(公告)日：2025-02-07
申请号：CN201911269007.2
申请日：2019-12-11
Applicant: 长鑫存储技术有限公司
Inventor： 吴秉桓
IPC: H01L23/49 , H01L23/498 , H01L21/603
Abstract: 本申请涉及一种引线焊接结构、基于该引线焊接结构的引线焊接方法及通过该引线焊接方法形成的半导体器件。其中，引线焊接结构包括形成于基底内的电路层和依次叠设于电路层上的焊垫、阻挡层和钝化层，阻挡层的硬度大于焊垫的硬度，阻挡层的预设区域内开设有暴露出焊垫的第一窗口且第一窗口未超出预设区域，预设区域的宽度小于打线后的焊球的宽度；钝化层上开设有宽度大于预设区域的第二窗口，通过第二窗口暴露出全部预设区域的第二窗口。通过在钝化层和焊垫之间设置阻挡层，在阻挡层上可设第一窗口并限定阻挡层的开窗范围，打线后的焊球可以覆盖所有第一窗口，使焊球与焊垫焊接的同时，还能避免焊垫溢出。
-
Patent Agency Ranking
公开(公告)号：CN118983276A
公开(公告)日：2024-11-19
申请号：CN202310539363.1
申请日：2023-05-11
Applicant: 长鑫存储技术有限公司
Abstract: 本公开实施例涉及半导体领域，提供一种封装结构和封装结构的制造方法，封装结构包括：承载层，所述承载层上具有多个芯片单元；伪芯片，至少两个所述芯片单元的至少部分上表面被同一所述伪芯片覆盖；缓冲层，位于所述伪芯片与所述芯片单元之间；所述缓冲层和所述伪芯片中的一者的上表面具有激光标记。本公开实施例至少可以提高封装结构的性能。
-
公开(公告)号：CN113140501B
公开(公告)日：2024-10-15
申请号：CN202010052772.5
申请日：2020-01-17
Applicant: 长鑫存储技术有限公司
Inventor： 吴秉桓
IPC: H01L21/768 , H01L23/48
Abstract: 本发明涉及一种半导体器件及其制备方法，半导体器件的制备方法包括：提供第一介质层；于第一介质层内形成第一窗口；于第一窗口内形成第一连通结构；于第一介质层上形成第二介质层，第二介质层具有第二窗口，第二窗口至少显露部分第一连通结构；于第二窗口的侧壁及底部形成第一阻挡层，第一阻挡层包括开口，开口显露第一连通结构；于第二窗口内形成第二连通结构。上述半导体器件的制备方法不仅能避免第二连通材料扩散到第一介质层和第二介质层中，而且能提高第一连通结构与第二连通结构之间的电传导效率，提高器件性能。
-
公开(公告)号：CN111769074B
公开(公告)日：2024-09-27
申请号：CN201910263386.8
申请日：2019-04-02
Applicant: 长鑫存储技术有限公司
Inventor： 吴秉桓
IPC: H01L21/768 , H01L23/48 , H01L23/535
Abstract: 本公开提供一种半导体互连结构及其制作方法。半导体互连结构包括：第一半导体结构，上表面为第一介质层，第一介质层包括第一导电结构；第二半导体结构，键合于第一介质层，上表面为第二介质层；第二导电结构，位于第二介质层；第三导电结构，位于第二介质层的上表面；第四导电结构，下表面连接于第二导电结构，上表面连接于第三导电结构；第五导电结构，经过第一介质层和第二半导体结构，下表面连接于第一导电结构，上表面连接于第三导电结构；其中，第三导电结构、第四导电结构和第五导电结构通过同一次导电材料填充制程形成。本公开提供的半导体互连结构可以降低半导体互连结构的电阻、增强结构强度。
-
公开(公告)号：CN111199910B
公开(公告)日：2024-07-26
申请号：CN201811369379.8
申请日：2018-11-16
Applicant: 长鑫存储技术有限公司
IPC: H01L21/762 , H01L21/8234 , H01L27/088
Abstract: 本公开提供一种半导体器件及其制作方法，其中该半导体器件包括：半导体衬底，半导体衬底中包括交替间隔分布的岛状图案和沟槽，其中岛状图案的上表面靠近沟槽的位置为转角区；图案化衬氧化层，覆盖在岛状图案的上表面除转角区之外的区域；保护层，覆盖在沟槽的侧壁、底面、转角区以及图案化衬氧化层的侧边表面，其中保护层从沟槽的侧壁延伸到所述转角区而形成转角；隔离结构，位于沟槽内。本公开保护层从沟槽的侧壁延伸到岛状图案的上表面而形成转角，以便转角区的岛状图案可以得到保护层的保护，避免在后续工艺中被氧化掏空造成半导体器件通道的载流子下降，抑制岛状图案边界效应，并能够为后续工艺提供面积更大的接触着陆区。
-
公开(公告)号：CN114256136B
公开(公告)日：2024-03-26
申请号：CN202011001855.8
申请日：2020-09-22
Applicant: 长鑫存储技术有限公司
IPC: H01L21/768 , H01L23/48
Abstract: 一种接触窗结构、金属插塞及其形成方法，所述接触窗结构的形成方法、半导体结构，在目标层表面上形成环形垫片，所述环形垫片中间具有暴露出目标层部分表面的中央通孔；形成覆盖所述基底、目标层和环形垫片的介质层；刻蚀所述介质层，在所述介质层中形成与中央通孔连通的刻蚀孔；沿刻蚀孔和中央通孔去除所述环形垫片，使得中央通孔的尺寸变大，所述刻蚀孔与尺寸变大后的中央通孔构成接触窗结构。通过形成的环形垫片，在形成接触窗结构时，通过去除所述环形垫片时，可以使得中央通孔的尺寸变大，从而使得接触窗结构底部的尺寸会变大，在接触窗结构中形成金属插塞时，使得金属插塞底部与目标层的接触面积增大，减小了两者的接触电阻。
-
-
-
-
-
-
-
-
-
Search Results
121
records
(took 0.032 seconds)
