处理器
    42.
    发明授权

    公开(公告)号:CN1947092B

    公开(公告)日:2010-05-26

    申请号:CN200580012488.9

    申请日:2005-04-21

    发明人: 山崎刚

    IPC分类号: G06F9/38

    摘要: 提供一种用于多处理器流水线并行性的方法和装置,其中的具有模块化组织结构的处理器包括至少一个本地存储器,可操作用于存储数据和用于执行的指令;至少一个功能单元,可操作用于对本地存储器所提供的数据执行指令;以及至少一个发布逻辑单元,可操作用于将该本地存储器所提供的指令转换为用于执行该指令的功能单元的操作。每个这种发布逻辑单元可操作用于根据一个公共的指令集来控制一个或多个功能单元对指令的执行。

    分布软件应用的方法与设备

    公开(公告)号:CN1906576B

    公开(公告)日:2010-05-12

    申请号:CN200580001946.9

    申请日:2005-09-16

    发明人: 笠原荣二

    IPC分类号: G06F9/445

    CPC分类号: G06F9/5044 G06F8/65

    摘要: 一种使得能够执行软件程序的方法与设备,准许:获取指示软件程序的版本的标识信息;判断将在其上执行软件程序的处理器的处理能力是否与软件程序的版本的适当执行不兼容;以及至少部分地修改软件程序的版本,以得到将在所述处理器上适当执行的软件程序的更适当的版本。

    设备控制装置
    44.
    发明授权

    公开(公告)号:CN1892669B

    公开(公告)日:2010-05-12

    申请号:CN200610103153.4

    申请日:2006-07-06

    IPC分类号: G06F21/00

    CPC分类号: H04L9/0894 H04L9/3247

    摘要: 一种至少与一种设备连接的设备控制装置,它包括:存储第1密钥信息的处理器;存储为了使通过使用上述第1密钥信息的解密处理进行解密成为可能而对第2密钥信息进行加密后得到的加密第2密钥信息的存储部;在存在从此处理器对设备的访问指示的情况下,用上述第2密钥进行认证,并在被认证时执行基于上述访问指示的、对设备的访问控制的接口部。

    预取命令控制方法、预取命令控制装置以及高速缓冲存储器控制装置

    公开(公告)号:CN1849580B

    公开(公告)日:2010-04-28

    申请号:CN200480012681.8

    申请日:2004-04-22

    发明人: 大场章男

    IPC分类号: G06F9/38 G06F9/45

    摘要: 提供预取命令控制装置。当从CPU接收指定要预取的数据的使用时间的预取命令时,协议时隙产生单元根据使用时间产生协议时隙并将其注册在调度列表存储单元中。当接收常规访问命令时,协议时隙产生单元在常规协议队列存储单元中注册协议时隙。成本估算单元根据要预取的数据的高速缓存保留时间来估算预取命令的发布成本,并且根据资源占用成本估算常规访问命令的发布成本。协议发布单元根据这些发布成本的估算结果确定将要发布哪个命令,是预取命令还是常规访问命令。

    操作输入装置和文字输入装置

    公开(公告)号:CN101655740A

    公开(公告)日:2010-02-24

    申请号:CN200910163200.8

    申请日:2009-08-19

    IPC分类号: G06F3/01 G06F3/02

    摘要: 一种操作输入装置,被安装在基座上使用,该基座在其表面形成有具备朝向外周一端的侧面的凹部,其中,该操作输入装置具备:形成与该凹部的侧面相应形状的侧面部、相互相对地突出且夹入基座而把操作输入装置固定在基座的第一和第二保持部,第一和第二保持部的至少一个,其与基座抵接的面在前端部分形成向另一个保持部侧弯曲,第一保持部的前端部能够询与第二保持部的相反侧移动,通过前端部向相反侧移动来进行操作输入装置向基座的安装或拆卸,在把操作输入装置安装在基座上的状态下,侧面部与凹部的朝向一端的侧面抵接。

    编码装置和方法
    49.
    发明授权

    公开(公告)号:CN100579223C

    公开(公告)日:2010-01-06

    申请号:CN200580047636.0

    申请日:2005-12-01

    IPC分类号: H04N7/26

    摘要: 可以编码画面,使得在解码方不发生显示等待。对画面进行重新编码,使得它们的编码顺序改变。因此,将画面B3检测为比画面I1(画面Nd)迟两个画面地解码的画面Na+1(图11A)。这样,画面P3(画面Na+2)(比画面I1迟两个画面地显示的画面)包括在画面序列{I1,P2,B3}中。如图11C和图11D所示,在与画面B3的显示时间对应的时间处解码画面B3。因此,可以在画面B3的显示时间处显示画面B3。

    信息处理装置、进程控制方法

    公开(公告)号:CN100578456C

    公开(公告)日:2010-01-06

    申请号:CN200610093659.1

    申请日:2006-06-14

    发明人: 横田大辅

    IPC分类号: G06F9/46

    摘要: 本发明提供了一种用于存储存储器映射的输入/输出(MMIO)寄存器的拷贝的方法和装置,用于提高数据处理效率。在其中通过经由时间共享将多个逻辑处理器与一物理处理器相关联的结构中,主机OS在活动状态和非活动状态中在存储器中存储对应于一逻辑处理器的MMIO寄存器的拷贝信息、即阴影,在所述活动状态中,将一物理处理器分配到对应于客户OS的一逻辑处理器,在非活动状态中,没有物理处理器分配到逻辑处理器。这种结构使得客户OS能够经由存储器访问通过阴影来获得对于MMIO寄存器的更快的访问,而不是直接地访问MMIO寄存器,以便实现有效的数据处理。