-
公开(公告)号：CN110750129B
公开(公告)日：2020-12-11
申请号：CN201910964645.X
申请日：2019-10-11
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
Abstract: 本发明公开了一种分频电路，包括第一分频器以及第二分频器；第一分频器包括：第一累加器，在接收的时钟信号的每个上升沿来临时计数值加1，且在第一反馈信号的控制下清除第一累加器的计数值；第一比较器，比较第一累加器的计数值和第一分频信号，第一反馈信号为第一比较器的输出信号；第一异或门；第一触发器，第一触发器的输出为第二反馈信号，第一触发器的输出为第一分频器的输出信号div0_clock；第二分频器包括：第二累加器；第二比较器；第二异或门；第二触发器，输出为第二分频器的输出信号div1_clock；其中，div0_clock与div1_clock为相同时钟相位的信号。本发明提供的分频电路可以确保分频时钟先高周期后低周期，以避免不同分频比造成的时钟相位不一致的问题。
-
公开(公告)号：CN109743032B
公开(公告)日：2020-09-11
申请号：CN201910015848.4
申请日：2019-01-08
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网江西省电力有限公司
IPC: H03F3/45
Abstract: 本发明公开了一种具有共模反馈控制电路的反相伪全差分放大器以及保持输出共模电平稳定的方法，该反相伪全差分放大器包括伪全差分运算电路和共模反馈控制电路。伪全差分运算电路包括反相器放大器(2)和(3)，反相器放大器(2)和(3)分别具有第一反馈控制端子和第二反馈控制端子。共模反馈控制电路的输入端分别与反相器放大器(2)和(3)的输出端相连，用于检测反相器放大器(2)和(3)的共模输出电压，共模反馈控制电路的输出端分别与第一反馈控制端子和第二反馈控制端子相连，用于对反相器放大器(2)和(3)形成共模反馈从而保持共模输出电平的稳定。该反相伪全差分放大器能够在低压低功耗的应用场合下保持输出共模电平的稳定。
-
公开(公告)号：CN111310506B
公开(公告)日：2020-08-04
申请号：CN202010405234.X
申请日：2020-05-14
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明实施例提供一种用于RFID读写器的解码方法及装置，属于数字信号处理技术领域，解决了现有技术中RFID读写器在低信噪比环境下误码率高的问题。所述方法包括：接收电子标签的返回信号；以预设采样频率，从返回信号中得到同相信号和正交信号，预设采样频率为返回信号的返回频率的预设倍数；根据同相信号与正交信号的数据相位，得到返回信号对应的复信号；根据返回频率、预设采样频率、频率预设偏离范围以及返回信号的编码类型，确定复信号中的待解码数据以及实际过采样数；根据返回信号的编码类型以及实际过采样数，确定实际过采样数对应的相关周期内的待解码数据对应的解码结果。本发明实施例适用于RFID读写器的解码过程。
-
公开(公告)号：CN111310506A
公开(公告)日：2020-06-19
申请号：CN202010405234.X
申请日：2020-05-14
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明实施例提供一种用于RFID读写器的解码方法及装置，属于数字信号处理技术领域，解决了现有技术中RFID读写器在低信噪比环境下误码率高的问题。所述方法包括：接收电子标签的返回信号；以预设采样频率，从返回信号中得到同相信号和正交信号，预设采样频率为返回信号的返回频率的预设倍数；根据同相信号与正交信号的数据相位，得到返回信号对应的复信号；根据返回频率、预设采样频率、频率预设偏离范围以及返回信号的编码类型，确定复信号中的待解码数据以及实际过采样数；根据返回信号的编码类型以及实际过采样数，确定实际过采样数对应的相关周期内的待解码数据对应的解码结果。本发明实施例适用于RFID读写器的解码过程。
-
公开(公告)号：CN110399331A
公开(公告)日：2019-11-01
申请号：CN201910724592.4
申请日：2019-08-07
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网上海市电力公司
IPC: G06F15/78
Abstract: 本发明公开了一种SOC芯片及SOC芯片中降低时钟信号噪声的方法，SOC芯片中内部具有时钟源，SOC芯片中降低时钟信号噪声的方法包括：确定时钟源的输出端至时钟信号接收单元的时钟信号输入端之间传输的需要单独处理的时钟信号，并将时钟信号的时钟线从时钟路径中分离出来；确定时钟源传递到时钟信号接收单元的时钟信号输入端经过的时钟驱动单元；根据需要单独处理的时钟信号的时钟线相连的时钟源和时钟信号接收单元在芯片布局中的相对布局位置，划分放置时钟驱动单元的单独区域，并将时钟驱动单元放置在单独区域内。借此，本发明的SOC芯片中降低时钟信号噪声的方法，有效减小了芯片电源噪声对时钟信号的干扰。
-
Patent Agency Ranking
公开(公告)号：CN110349951A
公开(公告)日：2019-10-18
申请号：CN201910670602.0
申请日：2019-07-24
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC: H01L27/02
Abstract: 本发明公开了一种消除天线效应的方法，该消除天线效应的方法用于解决特定版图结构所引起的天线效应，所述特定版图结构由MOM电容和MOS管叠加而成，一个所述MOM电容与多个所述MOS管组成一个电容单元，所述MOM电容的正极与所述MOS管的栅极相连，并连接电源；所述MOM电容的负极与所述MOS管的源极以及漏极均相连，并与P型衬底相接触，所述消除天线效应的方法包括：获取天线效应安全范围内的所述电容单元的个数临界值N；将N个所述电容单元组成的阵列中的其中一个MOS管替换为反接的二极管。该消除天线效应的方法能够以最小的面积消耗为代价消除晶体管和金属电容叠加结构的芯片的天线效应。
-
公开(公告)号：CN110110472A
公开(公告)日：2019-08-09
申请号：CN201910410364.X
申请日：2019-05-17
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种时钟树的功耗优化方法，该时钟树的功耗优化方法用在所述时钟树布局布线完成之后，该功耗优化方法包括：在步骤S1中读入时钟树的功耗报告，寻找节点翻转率超过翻转率阈值且开关功耗超过功耗阈值的互连线；在步骤S2中将找出的所述互连线上的各元器件之间的距离进行缩短；在步骤S3中进行静态时序分析，若存在时序违反则进行时序修复；在步骤S4中进行功耗仿真之后转至步骤S1，直至遍历所有的所述节点翻转率超过所述翻转率阈值且所述开关功耗超过所述功耗阈值的互连线。该时钟树的功耗优化方法能够有效降低实际流片后的芯片所产生的功耗浪费。
-
公开(公告)号：CN108628791A
公开(公告)日：2018-10-09
申请号：CN201810427403.2
申请日：2018-05-07
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网新疆电力有限公司检修公司
Abstract: 本发明公开了一种基于PCIE接口的高速安全芯片架构和高速的数据处理方法。所述高速安全芯片架构将总线、CPU、安全存储单元、DMA、密码运算单元以及高速PCIE接口单元均集成在一个芯片上。只需要使用一颗芯片就可以完成安全芯片的全部功能。所述基于PCIE接口的高速安全芯片架构具有集成度高、面积小、成本低、功耗低的优点。
-
公开(公告)号：CN108563590A
公开(公告)日：2018-09-21
申请号：CN201810684179.5
申请日：2018-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司南京供电分公司
Abstract: 本发明提供了一种基于片上FLASH存储器的OTP控制器和控制方法。该OTP控制器包括：通信总线模块，处理器通过该通信总线模块用于对片上FLASH存储器和OTP控制器进行数据读写；总线协议转换模块，其与所述通信总线模块进行通信，将该通信总线模块的总线协议转换为片上FLASH存储器的读写总线协议；读写状态控制模块，其与所述总线协议转换模块进行通信，用于控制所述片上FLASH存储器的读写状态；以及OTP接口，其与所述总线协议转换模块以及所述片上FLASH存储器进行通信，用于OTP数据在OTP控制器与片上FLASH存储器的存储单元之间的传输。本发明的OTP控制器能够对FLASH存储器进行一次性编程的数据读写，并能够保护OTP数据不被改写。
-
公开(公告)号：CN208444289U
公开(公告)日：2019-01-29
申请号：CN201821006152.2
申请日：2018-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司南京供电分公司
Abstract: 本实用新型提供了一种基于片上FLASH存储器的OTP控制器。该OTP控制器包括：通信总线模块，处理器通过该通信总线模块用于对片上FLASH存储器和OTP控制器进行数据读写；总线协议转换模块，其与所述通信总线模块进行通信，将该通信总线模块的总线协议转换为片上FLASH存储器的读写总线协议；读写状态控制模块，其与所述总线协议转换模块进行通信，用于控制所述片上FLASH存储器的读写状态；以及OTP接口，其与所述总线协议转换模块以及所述片上FLASH存储器进行通信，用于OTP数据在OTP控制器与片上FLASH存储器的存储单元之间的传输。本实用新型的OTP控制器能够对FLASH存储器进行一次性编程的数据读写，并能够保护OTP数据不被改写。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
-
Search Results
118
records
(took 0.056 seconds)
