-
公开(公告)号：CN109557449B
公开(公告)日：2020-04-03
申请号：CN201811235172.1
申请日：2018-10-23
申请人： 中国科学院计算技术研究所
IPC分类号： G01R31/28
摘要： 本发明提出一种集成电路难测路径的选择方法。本发明包括：利用动静态协同分析，计算和校准逻辑值为0或为1的概率；根据所计算概率，从输出向输入方向寻找跳变沿传输概率小的路径；为所选路径生成测试向量，判断路径有效性。本发明通过动静态协同分析方法提高了概率计算精度，进而有效寻找出集成电路中的难测路径，为保证集成电路测试覆盖率提供重要支撑。
-
公开(公告)号：CN110021046A
公开(公告)日：2019-07-16
申请号：CN201910164594.2
申请日：2019-03-05
申请人： 中国科学院计算技术研究所
IPC分类号： G06T7/80
摘要： 本发明涉及一种相机与激光雷达组合传感器的外参数标定方法，包括：将该组合传感器对准一个标定装置，进行一次扫描，获得该标定装置在激光雷达坐标系中的第一坐标、在图像坐标系中的第二坐标和在相机坐标系中的第三坐标；通过该第一坐标和该第二坐标，获取标定装置坐标系至该激光雷达坐标系的第一变换矩阵；通过第三坐标和该第二坐标，获取该相机坐标系至该标定装置坐标系的第二变换矩阵；通过该第一变换矩阵和该第二变换矩阵，获得该相机坐标系至该激光雷达坐标系的外参数矩阵。本发明操作简便、计算简单，标定设备易获得，提高了结果的精度和方法的可优化性。
-
公开(公告)号：CN109190358A
公开(公告)日：2019-01-11
申请号：CN201811086921.9
申请日：2018-09-18
申请人： 中国科学院计算技术研究所
摘要： 本发明提供一种站点密码生成方法、系统及密码管理器，其中站点密码生成方法包括：步骤1)根据包括用户密码的信息构建第一激励数据；其中，所述用户密码用于由用户在应用程序的客户端上登录用户账户，所述第一激励数据为二进制字符串；步骤2)将所述第一激励数据输入PUF并且从所述PUF得到相应的第一响应数据；其中，所述第一响应数据为二进制字符串；以及，步骤3)将所述第一响应数据转换为站点密码。本发明提供的密码生成方法、系统及密码管理器能够抵抗离线攻击和单点故障，同时提高了生成站点密码的效率。
-
公开(公告)号：CN105978694B
公开(公告)日：2018-12-04
申请号：CN201610282695.6
申请日：2016-04-29
申请人： 中国科学院计算技术研究所
IPC分类号： H04L9/32
摘要： 本发明适用于信息安全及集成电路技术领域，提供了一种抗建模攻击的强物理不可克隆函数装置，包括：布尔混淆模块，用于将输入激励经多个弱物理不可克隆函数及布尔逻辑元件再处理后输出响应，实现布尔逻辑关系不可预测；激励划分模块，用于将输入激励划分为有效激励与无效激励；攻击检测模块，用于检测所述无效激励识别出建模攻击，处理所述无效激励和所述建模攻击；响应计算模块，用于通过强物理不可克隆函数装置对所述有效激励进行响应计算。还提供一种基于抗建模攻击的强物理不可克隆函数装置的实现方法。借此，本发明保证强物理不可克隆函数装置随机性与稳定性的同时，能够主动检测并被动防御严重威胁强物理不可克隆函数装置安全的建模攻击。
-
公开(公告)号：CN103646129A
公开(公告)日：2014-03-19
申请号：CN201310594897.0
申请日：2013-11-22
申请人： 中国科学院计算技术研究所
IPC分类号： G06F17/50
摘要： 本发明提供一种适用于FPGA的可靠性评估方法和装置，包括：对于每个待评估的线路故障，识别它所对应的敏化输入向量的集合，所述敏化输入向量是可激活所述待评估的线路故障的输入向量，所述线路故障为线路上的固定v故障，v为逻辑值。进一步地，所述可靠性评估方法还可以包括：对于每个待评估的线路故障，识别它所对应的失效输入向量的集合，所述失效输入向量是故障能够传播到电路输出，造成错误输出逻辑值的输入向量。其中，采用逻辑值X代表0或1，精简输入向量。本发明能够快速准确地得出FPGA中各种线路故障被激活的概率。进一步地，本发明能够快速准确地得出FPGA中各种线路故障的故障传播概率，进而快速准确地对FPGA电路进行可靠性评估。
-
公开(公告)号：CN101414489B
公开(公告)日：2012-09-05
申请号：CN200710176138.7
申请日：2007-10-19
申请人： 中国科学院计算技术研究所
摘要： 本发明涉及一种容错存储器及其纠错容错方法，其中的容错存储器包括：第1层存储器阵列、第1层译码逻辑、公有冗余行、公有冗余列和第1层存储器纠错容错电路，所述第1层存储器阵列由若干个第0层存储器组成；所述第0层存储器包括第0层存储器阵列、第0层译码逻辑、私有冗余行、私有冗余列和第0层存储器纠错容错电路；所述第0层存储器阵列由若干个存储器字组成。其纠错容错方法是首先利用第0层的私有冗余行和冗余列对故障进行替换，如无法替换，则利用第1层的公有冗余行和冗余列对故障进行替换。本发明的优点包括：降低了存储器对测试和修复仪器的依赖，降低了存储器的成本；本发明具有良好的修复效率，提高了存储器的成品率。
-
公开(公告)号：CN102609563A
公开(公告)日：2012-07-25
申请号：CN201210007365.8
申请日：2012-01-11
申请人： 中国科学院计算技术研究所
IPC分类号： G06F17/50
摘要： 本发明提供一种SRAM型FPGA的低功耗设计方法，包括：步骤一、根据FPGA结构及电路信息，建立漏电功耗信息图；步骤二、在布线阶段对各MUX所对应的漏电功耗进行评估，得到漏电功耗；步骤三、将所述漏电功耗引入布线代价函数，从而在布线过程中降低电路漏电功耗。上述方法在布线阶段对电路进行低功耗设计，在布线过程中综合考虑电路时延开销、拥塞开销和漏电功耗开销，几乎不会对电路时序性能产生影响。通过修改电路连线实现方式进行低功耗设计，与FPGA芯片结构无关，不会对FPGA芯片的工艺制造产生影响，对当前主流FPGA均适用，而且不会引入额外的面积开销。
-
公开(公告)号：CN101285871B
公开(公告)日：2010-07-28
申请号：CN200810106261.6
申请日：2008-05-09
申请人： 中国科学院计算技术研究所
IPC分类号： G01R31/3185
摘要： 本发明提供一种扫描链诊断向量生成方法和装置及扫描链诊断方法。所述诊断向量生成方法，包括如下步骤：确定扫描链的故障类型；根据扫描链的故障类型设定约束条件；在约束条件下，使扫描单元的逻辑状态通过组合逻辑形成的路径传播到的输出或伪输出数目最大，生成扫描链诊断向量。所述诊断向量生成装置，包括如下部件：故障类型判别单元，用于判别扫描链的故障类型；约束条件单元，用于根据故障类型设定约束条件；诊断向量生成单元，用于在所述约束条件下，使扫描单元的逻辑状态通过组合逻辑形成的路径传播到的原始输出或伪输出数目最大，生成扫描链诊断向量。本发明能够有效地容忍组合逻辑中的故障，且不会给电路带来硬件开销。
-
公开(公告)号：CN118316337A
公开(公告)日：2024-07-09
申请号：CN202410446733.1
申请日：2024-04-12
申请人： 中国科学院计算技术研究所
摘要： 本发明公开一种轴向径向耦合磁通电机及控制方法、动力控制系统及车辆，控制方法包括如下步骤：至少一个轴向磁通电机与至少一个径向磁通电机分立并同轴设置于壳体内的转轴上；转轴的实际转速为n，获取工作转速分界点nc以及过渡转速nt；当n≤nc‑nt时，设置轴向磁通电机处于主驱动模式，径向磁通电机处于驱动模式、空转模式或者发电模式而提供该实际转速下负载所需的足够扭矩，使轴向磁通电机始终保持在高效率区间内；当n≥nc+nt时，设置径向磁通电机处于主驱动模式，轴向磁通电机处于驱动模式、空转模式或者发电模式而提供该实际转速下负载所需的足够扭矩，使径向磁通电机始终保持在高效率区间内。本发明转动惯量小，动力强，具有一定的容错能力。
-
公开(公告)号：CN112381208B
公开(公告)日：2023-10-31
申请号：CN202011268902.5
申请日：2020-11-13
申请人： 中国科学院计算技术研究所
IPC分类号： G06V10/764 , G06V10/82 , G06N3/04 , G06N3/084
摘要： 本发明提出一种深度渐进且逐步寻优的神经网络架构搜索方法与系统，包括：步骤1、构建包含和不包含下采样操作的第一搜索单元和第二搜索单元，堆叠第一搜索单元和第二搜索单元，形成超网；步骤2、通过梯度下降法搜索得到超网的有向无环图中每个边的每个操作的权重系数，每条边通过选择边对应操作中权重系数最大的操作，得到每条边最终搜得的操作结果，以操作结果分别更新第一搜索单元和第二搜索单元，得到第一更新单元和第二更新单元，堆叠第一更新单元和第二更新单元，得到单模型；步骤3、判断单模型深度是否小于目标模型深度，若是，将预设递增数量的第一搜索单元堆叠至单模型，形成超网，再次执行步骤2，否则将单模型作为神经网络搜索结果。
-
-
-
-
-
-
-
-
-
搜索结果
125 条记录 (耗时 0.065 秒)