一种精准湿法刻蚀、清洗晶圆边缘的半导体装置及方法

    公开(公告)号:CN113436995A

    公开(公告)日:2021-09-24

    申请号:CN202110675335.3

    申请日:2021-06-21

    发明人: 姚大平

    摘要: 本发明涉及集成电路制造与封装技术领域,提出一种精准湿法刻蚀、清洗晶圆边缘的半导体装置及工艺方法,所述半导体装置包括晶圆旋转装置;通气管道;通液管道;以及双相喷嘴。本发明通过控制双相喷嘴中通气道喷射出保护气体的喷速与流量,可精准控制从通液道喷射出来的刻蚀、清洗液的雾化液滴喷涂到晶圆边缘的距离,同时不会影响晶圆其它部分。可以保证仅对晶圆边缘做刻蚀、清洗工艺,保障了晶圆边缘区域的洁净,能够提高设置在晶圆边缘区域的芯片良率,并且避免边缘残留、颗粒等缺陷污染晶圆中心区域的芯片。

    一种扇出芯片封装结构及封装方法

    公开(公告)号:CN110517992B

    公开(公告)日:2021-09-07

    申请号:CN201910801741.2

    申请日:2019-08-28

    发明人: 姚大平

    摘要: 本发明公开了一种扇出芯片封装结构及封装方法,该封装结构包括:塑封体,内部封装有至少一颗芯片;芯片的器件面显露于塑封体外;互连层,设置于塑封体上器件面所在的表面,内部设置有与芯片的焊盘相对应的导电凸点;导电凸点用于将相应的焊盘引出至互连层上表面;重布线层,设置于互连层上;重布线层与凸点电耦合。通过设置于重布线层与塑封体之间的互连层,使得封装塑封体与芯片之间的界面应力经过互连层之后有了较大幅度的降低,从而使得重布线层所受到的应力能够较大幅度地减小,即使细窄重布线受界面应力的影响而疲劳断裂的可能性也大大降低,提高了该封装结构的可靠性。

    一种三维堆叠存储芯片结构及其封装方法

    公开(公告)号:CN111106123A

    公开(公告)日:2020-05-05

    申请号:CN201911314135.4

    申请日:2019-12-19

    发明人: 姚大平

    IPC分类号: H01L27/11551 H01L27/11578

    摘要: 本发明公开一种三维堆叠存储芯片结构,包括第一叠加芯片模块;与所述第一叠加芯片模块电连接的重布线层;贴装于重布线层表面的第二叠加芯片模块;以及与所述重布线层及所述第二叠加芯片模块电连接的外接焊球。其中,芯片叠加模块包括错位粘接的两个芯片、包覆芯片的塑封层以及贯穿塑封层,与芯片焊盘电连接的导电通道。

    一种晶圆级封装结构及其封装方法

    公开(公告)号:CN114188313B

    公开(公告)日:2024-11-05

    申请号:CN202010970549.9

    申请日:2020-09-15

    发明人: 陈峰 姚大平

    摘要: 一种晶圆级封装结构及其封装方法,晶圆级封装结构包括:集成电路芯片;功能芯片,所述功能芯片的正面具有自由结构,所述功能芯片的正面与所述集成电路芯片的正面的部分区域相对设置;位于所述功能芯片和所述集成电路芯片之间的隔离件;所述功能芯片、所述隔离件、所述集成电路芯片之间限定出空腔,所述隔离件的高度适于限定所述空腔的高度,所述自由结构位于所述空腔中。所述晶圆级封装结构得到简化且轻薄化。

    扇出型晶圆
    55.
    发明授权

    公开(公告)号:CN117894797B

    公开(公告)日:2024-05-28

    申请号:CN202410281982.X

    申请日:2024-03-13

    IPC分类号: H01L25/00 H01L23/29

    摘要: 本发明涉及半导体芯片技术领域,具体而言,涉及一种扇出型晶圆,其包括:塑封材料和设置于塑封材料的多个第一芯片和多个第二芯片,多个第一芯片和多个第二芯片呈阵列排布,其中,第二芯片的厚度大于第一芯片的厚度,第二芯片和第一芯片两者的热膨胀系数不同于塑封材料。本发明的扇出型晶圆能够改善翘曲的问题,有利于后续的重布线层(RDL)工艺,并提高成品率。

    一种重布线层结构及其制备方法、半导体封装结构

    公开(公告)号:CN117936517A

    公开(公告)日:2024-04-26

    申请号:CN202410338192.0

    申请日:2024-03-25

    发明人: 李更 姚大平

    IPC分类号: H01L23/538 H01L21/768

    摘要: 本发明涉及半导体器件技术领域,具体涉及一种重布线层结构及其制备方法、半导体封装结构,重布线层结构包括基底、介电层、接垫、导电层和对准结构,对准结构设置于介电层上,且对准结构上开设有用于放置焊球的弧形槽;导电层电连接接垫与弧形槽的内表面;对准结构上设置有加固结构,加固结构为导电材料并与导电层电接触。加固结构能在焊球向下移动与弧形槽配合时产生形变,在焊球熔融后,加固结构与焊球熔融为一体,由于加固结构倾斜设置,且朝向弧形槽的一侧与平台面的夹角为锐角,在焊球熔融时会流向加固结构与平台面之间一部分,增加焊球与导电层的接触面积,且加固结构能够进一步阻碍焊球与弧形槽脱离,提高焊球与导电层接触的稳定性。

    一种高功率MCM芯片封装结构及其制备方法

    公开(公告)号:CN117855168A

    公开(公告)日:2024-04-09

    申请号:CN202410258667.5

    申请日:2024-03-07

    IPC分类号: H01L23/427 H01L21/50

    摘要: 本发明涉及芯片封装技术领域,具体涉及一种高功率MCM芯片封装结构及其制备方法,其中一种高功率MCM芯片封装结构中包括壳体、晶粒、重布线层和支撑板,在重布线层的作用下,将多个晶粒上的第一触点传导至壳体外侧,便于对晶粒进行连接。晶粒在工作时发出的热量能够加热微孔格栅,微孔格栅内的冷却液能够蒸发并脱离微孔格栅,并逐渐在蒸发腔内扩散,在冷却液蒸发的过程中能够吸收热量,蒸发后的冷却液在蒸发腔扩散时出现冷凝现象,同时冷凝后的冷却液再次被微孔格栅吸附,冷凝是放热的过程,在冷却液的作用下,将晶粒发出的热量扩散至整个蒸发腔,更加便于晶粒进行散热,多个晶粒构成的芯片散热效果提升。

    一种半导体高效散热封装结构

    公开(公告)号:CN117577605B

    公开(公告)日:2024-03-22

    申请号:CN202410063355.9

    申请日:2024-01-17

    摘要: 本发明涉及芯片封装技术领域,具体涉及一种半导体高效散热封装结构,半导体高效散热封装结构包括封装主体和扰流网,封装主体配置成能够电性连接芯片组,且具有冷却液腔、入液通道和出液通道,入液通道和出液通道分别和冷却液腔相连通,且冷却液腔通过入液通道和出液通道接入到外部的冷却液循环系统;芯片组在使用时插装在冷却液腔内;扰流网具有弹性,且插装在冷却液腔内,并和入液通道的出口、芯片组的端面均相对设置,以在冷却液从入液通道喷出时带动扰流网振动,进而持续破坏掉芯片组的端面上形成的热边界层,从而使得芯片组的端面上无法形成稳定的热边界层,提高冷却液和芯片组之间的热交换效率。

    半导体封装结构及其制造方法

    公开(公告)号:CN117542817A

    公开(公告)日:2024-02-09

    申请号:CN202410015791.9

    申请日:2024-01-05

    摘要: 本发明涉及半导体封装技术领域,公开了一种半导体封装结构及其制造方法。公开的半导体封装结构,包括封装结构主体、补充金属互连层和镍钯金镀层;封装结构主体具有连通的第二开口和第三开口,第二开口的口径大于第三开口的口径,第二绝缘介质层设置于第一绝缘介质层远离芯片的一侧,主体金属互连的一部分填充于第二开口内;补充金属互连层和镍钯金镀层相互连接且位于第三开口内。公开的制造方法,包括:在第三开口内形成初级金属层;对初级金属层进行微蚀得到补充金属互连层;在补充金属互连层上进行获得镍钯金镀层的操作。本发明提供的结构和制造方法,能有效解决第二绝缘介质层和金属互连层脱离的问题,其具有较佳的可靠性。

    晶圆扇出型封装方法和结构
    60.
    发明公开

    公开(公告)号:CN116931376A

    公开(公告)日:2023-10-24

    申请号:CN202311190251.6

    申请日:2023-09-15

    发明人: 康志龙 姚大平

    IPC分类号: G03F7/16 H01L21/56

    摘要: 本公开提供的一种晶圆扇出型封装方法和结构,涉及半导体封装技术领域。该晶圆扇出型封装方法包括:提供具有第一涂层的晶圆;其中,第一涂层包括覆盖部和超出晶圆边缘预设距离的去胶部。在去胶部上形成微纳结构;采用旋涂工艺在第一涂层上形成光刻胶;光刻胶在微纳结构上的张力小于在覆盖部上的张力,以使微纳结构上的光刻胶在离心力作用下脱离第一涂层。该方法能在旋涂过程中自动去除边缘的光刻胶,省去了后续的边缘胶清洗工艺,工艺步骤简单,边缘胶去除效果好,封装效率高。