一种电压调整方法、装置、电子设备及可读存储介质

    公开(公告)号:CN115390609A

    公开(公告)日:2022-11-25

    申请号:CN202210943145.X

    申请日:2022-08-08

    发明人: 郭瑞东

    IPC分类号: G05F1/56 H02M3/04

    摘要: 本申请公开了一种电压调整方法、装置、电子设备及可读存储介质,该方法包括:获取对芯片内的目标子系统进行电压调整的调整信号,调整信号包括待调整的目标电压;确定目标电压对应的电压配置参数;根据电压配置参数控制目标子系统对应的电压转换模块输出电压;获取目标子系统对应的电压监测模块的电压监测结果,电压监测模块用于对电压转换模块输出的电压进行监测;在电压监测结果不满足第一预设条件的情况下,根据电压监测结果对电压配置参数进行调整,并返回根据电压配置参数控制目标子系统对应的电压转换模块输出电压,直到电压监测结果满足第一预设条件。通过实施本申请,可以实现对电压转换模块输出的电压进行自适应调整。

    慢时钟域lockstep模块中寄存器的快速诊断系统及方法

    公开(公告)号:CN115016997B

    公开(公告)日:2022-11-18

    申请号:CN202210943299.9

    申请日:2022-08-08

    发明人: 张慕威 李斌

    IPC分类号: G06F11/22

    摘要: 一种慢时钟域lockstep模块中寄存器的快速诊断系统及方法,所述系统包括:工作在慢时钟域的功能IP核及其锁步IP核;快总线模块,用于读取所述功能IP核寄存器和所述锁步IP核寄存器的值,以及记录所述功能IP核寄存器的状态变化;中央处理器,根据所述快总线模块读取的所述功能IP核寄存器的值、锁步IP核寄存器的值,以及所述功能IP核寄存器的状态变化,判断所述功能IP核寄存器及所述锁步IP核寄存器是否正常。本申请提供的慢时钟域lockstep模块中寄存器的快速诊断系统及方法,可以大大提高慢时钟lockstep寄存器读取和检测的效率,模块时钟越慢,提高的效率越高。

    一种神经网络的量化方法、装置及电子设备

    公开(公告)号:CN115329957A

    公开(公告)日:2022-11-11

    申请号:CN202211029712.7

    申请日:2022-08-25

    IPC分类号: G06N3/08 G06N3/04

    摘要: 本申请公开了一种神经网络的量化方法、装置及电子设备,该方法包括:采用目标量化方式对目标神经网络的当前神经网络层的输入参数和网络参数进行量化;目标神经网络包括多个神经网络层;目标神经网络用于对图像中的目标进行识别;基于量化后的输入参数和当前神经网络层的量化后的网络参数,确定量化后的第一输出结果;基于输入参数及网络参数量化前的第一输出结果及量化后的第一输出结果对当前神经网络层的量化后的网络参数进行校正,得到量化后的当前神经网络层;确定量化后的当前神经网络层是否为目标神经网络的最后一个神经网络层,若是,则基于量化后的各个神经网络层,得到量化后的目标神经网络。如此可减少目标神经网络的参数量和计算量。

    逐次逼近型模拟数字转换器电路及模数转换方法

    公开(公告)号:CN115102552B

    公开(公告)日:2022-11-08

    申请号:CN202211015509.4

    申请日:2022-08-24

    发明人: 林宇轩

    IPC分类号: H03M1/46

    摘要: 本发明涉及信号处理领域,具体涉及一种逐次逼近型模拟数字转换器电路及模数转换方法,所述电路包括:至少一请求模块,与调度模块连接,用于将请求信号发送至所述调度模块;调度模块,用于根据所述请求信号生成对多个模拟信号进行转换的调度顺序,并将所述调度顺序发送至选通信号生成模块;多个逐次逼近型模数转换器,与所述调度模块连接,以接收所述多个模拟信号并进行模数转换,得到多个数字信号;选通信号生成模块、选择器及数据处理模块。该电路及方法通过中多个ADC并行对多个输入信号进行模数转换,能够有效降低电路迟延,提高转换效率。

    一种FIFO缓存控制方法、装置及系统

    公开(公告)号:CN115103291B

    公开(公告)日:2022-11-04

    申请号:CN202211034376.5

    申请日:2022-08-26

    发明人: 林宇轩

    IPC分类号: H04S1/00 G06F13/42

    摘要: 一种FIFO缓存控制方法、装置及系统,所述方法包括:接收发送时钟信号和基于发送时钟信号的发送帧选通信号;在发送帧选通信号的上升沿和下降沿前,生成发送加载信号;获取与发送加载信号的高电平信号对应的FIFO缓存器的发送缓存状态;响应于发送缓存状态为读空状态,控制发送串行接口发送替代数据;响应于发送缓存状态为未读空状态,获取待发送的第一数据的第一声道类型和FIFO缓存器上一次发送的数据的第二声道类型;根据第一声道类型和第二声道类型,确定是否向FIFO缓存器发送读使能信号。本申请的缓存控制方法,能够有效避免接收侧或发送侧的数据传输发生通道调换,有助于确保左右声道的数据匹配,提高音频质量。

    一种基于DMA握手协议的数据传输系统及方法

    公开(公告)号:CN115048323B

    公开(公告)日:2022-11-04

    申请号:CN202210978346.3

    申请日:2022-08-16

    发明人: 雷超方

    IPC分类号: G06F13/32

    摘要: 一种基于DMA握手协议的数据传输系统,包括,内存;外设;总线仲裁装置,其用于决定数据总线的使用权,通过数据总线分别与内存和外设连接;以及直接存储器访问模块,其通过数据总线与总线仲裁装置连接,用于经由总线仲裁装置在内存与外设之间传输数据,直接存储器访问模块基于外设发出的数据传输请求信号、直接存储器访问模块的响应信号及传输完成信号,确定预读写的时刻,数据传输请求信号及响应信号包括:功能信号、监测信号和编码信号。本申请还提供一种基于DMA握手协议的数据传输方法,可以提高DMA数据传输效率,提高DMA传输吞吐量。

    一种芯片测试方法及系统
    57.
    发明公开

    公开(公告)号:CN115184781A

    公开(公告)日:2022-10-14

    申请号:CN202211090910.4

    申请日:2022-09-07

    发明人: 充志阳 王少虎

    IPC分类号: G01R31/28 G01R1/04

    摘要: 一种芯片测试方法,其包括:通过JTAG接口对连接测试端和系统级芯片的测试接口进行使能,其中,测试接口包括:通过JTAG管脚与系统级芯片连接的JTAG接口和通过通用输入输出管脚与系统级芯片连接的通用输入输出接口;经由通用输入输出接口同时向系统级芯片发送多组测试向量数据,以对系统级芯片的多个片内资源同时进行测试;响应多个片内资源的执行结果,并同时经由通用输入输出接口向测试端输出多组测试结果数据,多组测试数据对应于多组测试向量数据。本申请还提供一种芯片测试系统,可以提高测试速度。

    一种基于UVM的芯片验证系统及验证方法

    公开(公告)号:CN115146568A

    公开(公告)日:2022-10-04

    申请号:CN202211063842.2

    申请日:2022-09-01

    发明人: 何礼昕 夏云 彭俊

    摘要: 一种基于UVM的芯片验证系统及验证方法,所述验证方法包括:运行于片上系统上的测试程序通过第一接口向UVM的验证平台发送验证组件配置信号;所述UVM的验证平台解析所述验证组件配置信号,生成包括地址信息、信号内容和操作符信息的验证组件数据;与所述地址信息相对应的验证组件响应所述验证组件数据完成验证组件的配置;所述测试程序通过第二接口和UVM的验证平台上对应的验证组件连接并进行仿真测试。本申请还提供一种基于UVM的芯片验证系统,方便测试程序和UVM的验证平台协同工作,提高了芯片验证的效率。

    一种多操作系统同屏显示方法和装置

    公开(公告)号:CN114756192B

    公开(公告)日:2022-09-27

    申请号:CN202210675618.2

    申请日:2022-06-15

    发明人: 张昆 陈丰

    IPC分类号: G06F3/14 G06F9/4401 G06F9/451

    摘要: 本申请提供一种多操作系统同屏显示方法,包括:显示控制器获取源自多个操作系统的各图层的待显示内容及各图层对应的布局配置信息;基于图层对应的布局配置信息,所述显示控制器调整图层相应的待显示内容,并整合各图层的待显示内容以供显示;其中,所述显示控制器包括多个图层处理单元,所述多个图层处理单元被配置为若干组,同一组的图层处理单元被用于调整源自同一操作系统的不同图层的待显示内容。本申请还提供一种多操作系统同屏显示装置,使多个操作系统的显示内容显示在同一个显示屏上,提高了硬件资源的利用率。

    一种FIFO缓存控制方法、装置及系统

    公开(公告)号:CN115103291A

    公开(公告)日:2022-09-23

    申请号:CN202211034376.5

    申请日:2022-08-26

    发明人: 林宇轩

    IPC分类号: H04S1/00 G06F13/42

    摘要: 一种FIFO缓存控制方法、装置及系统,所述方法包括:接收发送时钟信号和基于发送时钟信号的发送帧选通信号;在发送帧选通信号的上升沿和下降沿前,生成发送加载信号;获取与发送加载信号的高电平信号对应的FIFO缓存器的发送缓存状态;响应于发送缓存状态为读空状态,控制发送串行接口发送替代数据;响应于发送缓存状态为未读空状态,获取待发送的第一数据的第一声道类型和FIFO缓存器上一次发送的数据的第二声道类型;根据第一声道类型和第二声道类型,确定是否向FIFO缓存器发送读使能信号。本申请的缓存控制方法,能够有效避免接收侧或发送侧的数据传输发生通道调换,有助于确保左右声道的数据匹配,提高音频质量。