基于拐点跟踪的双曲线制动特性差动保护方法

    公开(公告)号:CN106936111B

    公开(公告)日:2019-01-18

    申请号:CN201710217467.5

    申请日:2017-04-05

    IPC分类号: H02H3/26

    摘要: 本发明公开了基于拐点跟踪的双曲线制动特性差动保护方法,其动作方程和动作特性如下所示:其中,式(3)和式(4)中,Id为动作电流,Iz为制动电流,Iq为启动电流,Ig为拐点电流,Is为速断电流,Kz为比率制动系数;Ign,Iqn分别为基于拐点跟踪的双曲线制动特性曲线的实际拐点电流和实际启动电流。本发明在曲线动作方程中重新引入拐点电流,一方面,它可自适应的抬高启动门槛,有效防止了CT暂态饱和问题,也可有效防止差动保护在CT退出饱和过程中可能产生的误动;另一方面,在制动电流较大的工况下仍然保证了比率制动的特性,确保了差动保护的灵敏度。

    用于控制回收锅炉的方法
    52.
    发明公开

    公开(公告)号:CN109099442A

    公开(公告)日:2018-12-28

    申请号:CN201810639166.6

    申请日:2018-06-20

    IPC分类号: F23G7/04 F23J15/02

    摘要: 回收锅炉中的方法包括:估测沉积在传热表面上的飞灰的第一熔化温度T0,该估测基于飞灰的钾(K)含量;测量或估测过热蒸汽的温度TSS;估算第一熔化温度T0与过热蒸汽的温度TSS之间的温度差TD1,该温度差TD1提供对腐蚀风险的评估;以及选择用以影响温度差TD1的控制行为。替代地或附加地,该方法包括:估测沉积在传热表面上的飞灰的粘性温度TSTK,该估测基于飞灰的钾(K)含量和氯(Cl)含量;测量或估测废气的温度TFG;估算所述粘性温度TSTK与所述废气的温度TFG之间的温度差TD2,该温度差TD2提供堵塞风险的评估;以及选择用以影响温度差TD2的控制行为。

    一种解决BLVDS总线直流平衡问题的装置

    公开(公告)号:CN104881386B

    公开(公告)日:2017-12-19

    申请号:CN201510244731.5

    申请日:2015-05-14

    IPC分类号: G06F13/40

    摘要: 本发明公开了一种解决BLVDS总线直流平衡问题的装置,CPU芯片、FPGA芯片、BLVDS总线,所述FPGA芯片包括:串行数据收发模块、存储器、插码模块、BLVDS数据收发模块、减码模块;所述CPU芯片与串行数据收发模块一端相连接,串行数据收发模块另二端分别与存储器、插码模块相连接;存储器另一端与BLVDS数据收发模块相连接;插码模块、BLVDS数据收发模块、减码模块并联后与BLVDS总线相连接。本发明提供的一种解决BLVDS总线直流平衡问题的装置,利用FPGA芯片对串行数据进行实时处理,效率高,不需要CPU做任何改动。可扩展性强,一片FPGA可以扩展多条BLVDS总线,节省资源。

    一种相同IP的嵌入式设备IP地址批量修改方法及系统

    公开(公告)号:CN107222589A

    公开(公告)日:2017-09-29

    申请号:CN201710606109.3

    申请日:2017-07-24

    IPC分类号: H04L29/12

    摘要: 本发明公开了一种相同IP的嵌入式设备IP地址批量修改方法,包括:1,服务器向局域网中所有客户端同时发送设备信息请求,各客户端向服务器响应各自的设备信息;2,将所有需要修改其IP地址的客户端相应的设备信息导出到Excel文件中,以供用户在Excel文件中将客户端的IP地址修改为现场指定的IP地址;3,导入Excel文件,读取其中所有客户端对应的修改设备信息;4,服务器依次将所有客户端的修改设备信息,按照设备唯一出厂编码向相应的客户端发送修改IP命令,客户端接收命令执行后返回执行结果,服务器将执行结果显示在其界面上,直至所有修改设备信息执行完毕。本发明可实现IP地址批量修改,提高工作效率。

    一种高性能电气网络实时拓扑分析方法

    公开(公告)号:CN105226647B

    公开(公告)日:2017-09-05

    申请号:CN201510647006.2

    申请日:2015-10-08

    发明人: 霍宇霆 金舒

    IPC分类号: H02J3/00

    摘要: 本发明公开了电气网络技术领域内的一种高性能电气网络实时拓扑分析方法,旨在解决现有技术中电网拓扑分析方法复杂度较高、可扩展性不强、实时性不高的技术问题。本发明对于电气网络的拓扑分析建立在具体的开关动作基础上,通过对电气系统开关动作的监控,充分利用开关动作前的邻接矩阵和全连通矩阵的运算结果,得到全新的邻接矩阵及全连通矩阵,使得已经运算过的数据得以有效利用,减少了大量的重复计算过程。本发明可广泛适用于各类涉及复杂电路的自动化监控领域的拓扑分析及拓扑着色。

    一种实时内存数据库的带订阅/发布的数据推送框架

    公开(公告)号:CN104657467B

    公开(公告)日:2017-09-05

    申请号:CN201510072018.7

    申请日:2015-02-11

    IPC分类号: G06F17/30

    摘要: 本发明涉及自动化监控领域,尤其涉及一种实时内存数据库的带订阅/发布的数据推送框架,包括分发单元,分发单元基于上层映射和下层映射建立,其特征在于:映射由一组项组成,每一项为一对键——值;上层映射的每一个键为一对对象类型标记和属性类型标记,对应的值为一个下层映射;所述的下层映射的每一个键为一对对象标记和属性标记,对应的值为一个会话标记列表,由该对象标记和该属性标记标识的对应对象的对应属性的更新需要通过会话标记列表中会话标记标识的各个对应的会话分别进行推送。本发明在实时内存数据库的空间资源开销不显著增加的前提下,实现了实时内存数据库的带订阅/发布的推送框架,有效的提升了监控平台的整体实时性能。

    基于智能化测时让度技术的保护平台优化调度方法

    公开(公告)号:CN106250219A

    公开(公告)日:2016-12-21

    申请号:CN201610597763.8

    申请日:2016-07-27

    IPC分类号: G06F9/48

    CPC分类号: G06F9/4887

    摘要: 本发明公开一种基于智能化测时让度技术的保护平台优化调度方法,方法包括对保护平台中运行的各类任务进程进行分类并划分优先级,保护平台自动监测各级任务的运行时间,根据任务完成情况来决定是否启动任务调度机制。保护平台根据快速周期任务的运行时间来自动调整其调度频率,并决定是否让度给慢速周期任务运行。保护平台根据慢速周期任务运行结束周期内的剩余时间来决定是否让度给非周期任务运行。利用本发明可确保保护装置在配置了几十种保护的情况下,在满足快速保护动作特性的同时仍能有效保证其他各类慢速保护、后备保护的可靠稳定运行。

    模拟工业过程的方法、跟踪模拟器和自动化系统

    公开(公告)号:CN103038714B

    公开(公告)日:2016-10-05

    申请号:CN201080068398.2

    申请日:2010-06-30

    IPC分类号: G05B13/04 G05B17/02 G05B23/00

    CPC分类号: G05B17/02

    摘要: 跟踪模拟器(29)同步并与工业过程(3)并行地将工业过程(3)模型化。模拟器接收由自动化系统(2)提供的控制输入(24‑1…24‑N)以控制工业过程(3)。基于这些输入(24),具有其过程模型的模拟器提供模拟的过程输出(22‑1…22‑N)。为了避免模拟模型偏离真实过程(3),跟踪模拟器从真实过程(3)接收过程测量值(21‑1…21‑N),并能够基于这些真实过程测量值(21)和模拟器输出(22)校正即更新其模型。由PI或PID控制器(20‑1…20‑N)产生用于模拟模型的更新或调整参数(23‑1…23‑N)中的一个或多个。另外,可通过NM或SE方法(32、33)产生更新参数中的一些。PI或PID控制器可以是自动化系统的自动化控制器调谐工具(28)。另外,可通过NM产生更新参数中的一些。

    一种基于FPGA的系统对时装置及对时方法

    公开(公告)号:CN105955398A

    公开(公告)日:2016-09-21

    申请号:CN201610257128.5

    申请日:2016-04-22

    IPC分类号: G06F1/12 G06F1/14

    CPC分类号: G06F1/12 G06F1/14

    摘要: 本发明公开了一种基于FPGA的系统对时装置及对时方法,包括主站电路模块和多个从站电路模块;主站电路模块和多个从站电路模块通过BLVDS总线电连接;主站电路模块包括依次顺连的CPU芯片、GPMC接口和第一FPGA芯片,第一FPGA芯片包括顺次连接的时间设置寄存器、内部时钟模块、IRIG‑B编码模块和第一BLVDS编解码模块,IRIG‑B编码模块的输出端还与第一CPU芯片的输入端连接;多个从站电路模块均包括第二FPGA芯片和第二CPU芯片,第二FPGA芯片包括第二BLVDS编解码模块。本发明根据IRIG‑B的时序,利用FPGA编写IRIG‑B发送模块,按照IRIG‑B编码格式发送信号,利用BLVDS总线,将编码发送至各个对时卡件,解决各个卡件对时的问题。