-
公开(公告)号：CN102915952B
公开(公告)日：2014-11-05
申请号：CN201110222354.7
申请日：2011-08-04
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 周鸣
IPC分类号： H01L21/768 , H01L21/314
摘要： 本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成一绝缘层，且在所述绝缘层中形成铜金属互连线；在所述绝缘层以及铜金属互连线上形成富硅氮化硅层；在所述富硅氮化硅层上形成热氧化物层；在所述热氧化物层上形成掺杂氮的碳化硅层。根据本发明，所述富硅氮化硅层和所述热氧化物层构成双层铜金属扩散阻挡层，所述热氧化物层可以有效改善等离子体诱导损伤（PID）所诱导生成的电流对器件的损害。
-
公开(公告)号：CN104112698A
公开(公告)日：2014-10-22
申请号：CN201310136109.3
申请日：2013-04-18
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 周鸣
IPC分类号： H01L21/768
CPC分类号： H01L21/76898
摘要： 本发明提供一种硬掩膜叠层结构及其制作方法，所述硬掩膜叠层结构包括：低k介质硬膜层，结合于基底表面；氟硅玻璃层，结合于所述低k介质硬膜层表面；金属硬膜层；结合于所述氟硅玻璃层表面；屏蔽氧化层，结合于所述金属硬膜层表面。本发明采用氟硅玻璃层替换了传统的正硅酸乙酯硬膜层HMTEOS，克服了正硅酸乙酯硬膜层的刻蚀速率相对所述低k介质层慢而形成悬突结构的缺陷，避免了后续沉积工艺中孔洞的产生，从而大大提高了沉积的质量，提高器件的稳定性和性能。本发明工艺简单，适用于工业生产。
-
公开(公告)号：CN104037118A
公开(公告)日：2014-09-10
申请号：CN201310068220.3
申请日：2013-03-04
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 周鸣
IPC分类号： H01L21/768
CPC分类号： H01L21/76847 , H01L21/7684
摘要： 本发明涉及一种半导体器件的制备方法，包括：提供半导体衬底；在所述半导体衬底上依次形成阻挡层、金属铝材料层、停止层和掩膜层的叠层；图案化所述叠层，以形成第一沟槽；在所述第一沟槽的侧壁上形成第一介电层，并覆盖所述掩膜层；沉积导电材料，以填充所述第一沟槽，并平坦化至所述停止层；去除所述停止层和所述金属铝材料层，以形成第二沟槽；沉积第二介电层，以覆盖所述第二沟槽的侧壁；沉积第三介电层，以填充部分所述第二沟槽，并形成空气间隙。在本发明中选用金属铝材料层代替低K材料层作为牺牲层，可以大大的降低器件的制作成本，简化工艺过程，提高生产效率和器件的良率。
-
公开(公告)号：CN102054755B
公开(公告)日：2014-09-03
申请号：CN200910198577.7
申请日：2009-11-10
IPC分类号： H01L21/768 , H01L23/528
摘要： 一种互连结构及其形成方法，其中互连结构的形成方法包括：提供衬底；在衬底表面形成第一金属层；在所述第一金属层表面形成介质层；在所述介质层内形成暴露所述第一金属层的接触孔开口；在接触孔开口暴露的所述第一金属层内形成倒锥状开口；在所述介质层表面形成填充所述倒锥状开口和接触孔开口的第二金属层。本发明能够改善现有技术中第二金属层与第一金属层为平面接触所导致的电学接触性能低下的缺点。
-
公开(公告)号：CN103871959A
公开(公告)日：2014-06-18
申请号：CN201210548617.8
申请日：2012-12-17
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 周鸣
IPC分类号： H01L21/768 , H01L23/528
CPC分类号： H01L21/76802 , H01L21/02115 , H01L21/02126 , H01L21/02164 , H01L21/02211 , H01L21/02274 , H01L21/02337 , H01L21/02348 , H01L21/02359 , H01L21/02362 , H01L21/3105 , H01L21/31133 , H01L21/31144 , H01L21/76826 , H01L21/76829 , H01L23/5329 , H01L2924/0002 , H01L2221/1052 , H01L2924/00
摘要： 本发明提供一种互连结构及其制造方法。所述制造方法包括：在基底上形成含碳的介质层；采用含硅、氢的气体对所述介质层进行表面处理，以形成用于抑制碳损失的保护层；在所述保护层上形成硬掩模；以所述硬掩模对所述介质层进行图形化，以形成连接插塞。所述互连结构为所述互连结构的制造方法所形成的互连结构。本发明提高了互连结构的制造良率，还提高了互连结构的可靠性。
-
公开(公告)号：CN103779267A
公开(公告)日：2014-05-07
申请号：CN201210413489.6
申请日：2012-10-25
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 周鸣
IPC分类号： H01L21/768
CPC分类号： H01L21/76822 , H01L21/76826
摘要： 本发明公开了一种半导体结构的形成方法，包括提供形成有多孔低K介质层的衬底，并对所述多孔低K介质层进行刻蚀，采用有机气体对刻蚀后的多孔低K介质层进行处理，之后采用等离子体进行处理，能够使得多孔低K介质层表面变得密实，从而能够防止金属扩散到多孔低K介质层中，大大的提高了多孔低K介质层的可靠性，有利于提高器件的性能和良率。
-
公开(公告)号：CN103681445A
公开(公告)日：2014-03-26
申请号：CN201210328477.3
申请日：2012-09-06
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/762
CPC分类号： H01L21/76224 , H01L21/022
摘要： 本发明揭露了一种沟槽隔离结构及其制作方法，所述沟槽隔离结构制作方法包括：提供半导体衬底，所述半导体衬底上形成有氧化层和阻挡层；刻蚀所述阻挡层、氧化层以及半导体衬底，在所述半导体衬底中形成沟槽；对所述沟槽进行填充，形成氧化物填充层；利用化学机械研磨工艺去除所述阻挡层上的氧化物填充层；去除所述沟槽中的部分氧化物填充层；在所述氧化物填充层和阻挡层表面形成隔离层；以及去除阻挡层以及阻挡层上方的隔离层。本发明可以防止氧化物填充层中的氧元素扩散到栅极介电层或相邻的层中对器件电性能造成影响，有利于提高半导体器件的可靠性。
-
公开(公告)号：CN102486444B
公开(公告)日：2014-02-12
申请号：CN201010568450.2
申请日：2010-12-01
发明人： 周鸣
摘要： 本发明公开了一种检测膜层应力的方法，该方法包括：A、在所提供的膜层上沉积设定压力的金属层，得到检测结构；B、在膜层的布线方向对该检测结构进行裂片，采用扫描电子显微镜检测该裂片；C、确定该裂片中膜层的弯曲度为设定的弯曲度范围时，将所设定的压力作为该膜层的应力。该方法在检测膜层应力的过程中，比较简单且检测准确。
-
公开(公告)号：CN103515214A
公开(公告)日：2014-01-15
申请号：CN201210211649.9
申请日：2012-06-25
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/28
CPC分类号： H01L21/28079
摘要： 一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有用于形成金属栅极结构的栅沟槽；对所述栅沟槽执行第一金属沉积步骤；对所述栅沟槽执行电化学反应去除所述栅沟槽左上角和右上角的突起的步骤，以扩大所述栅沟槽的开口尺寸；对所述栅沟槽执行第二金属沉积步骤。根据本发明，通过在使用铝金属对栅沟槽进行填充时以形成栅极的过程中，进行一轮或者多轮的“金属沉积步骤-执行电化学反应去除所述栅沟槽左上角和右上角的突起的步骤-金属沉积步骤”过程，可以避免在金属间隙填充物中产生空洞，进而降低产品的合格率的问题。
-
公开(公告)号：CN103377988A
公开(公告)日：2013-10-30
申请号：CN201210113569.X
申请日：2012-04-17
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 周鸣
IPC分类号： H01L21/768 , H01L21/321
摘要： 一种防止铜扩散的方法，包括：提供半导体衬底，所述半导体衬底上形成有介质层、以及位于所述介质层内且表面暴露出来的铜互连线；通过惰性气体等离子体对所述铜互连线表面进行轰击。本发明防止铜扩散的方法通过惰性气体等离子体对形成于半导体衬底上介质层内的铜互连线表面进行轰击，使铜互连线内部的应力释放，细化铜互连线内部晶粒的大小，防止铜互连线中铜原子发生应力迁移；另外，通过惰性气体等离子体对铜互连线进行轰击还可以使铜互连线的表面非晶化，使铜原子不易沿晶面方向发生迁移，提高了包含所述铜互连线的器件的电学性能。
-
-
-
-
-
-
-
-
-
搜索结果
477 条记录 (耗时 0.054 秒)