公开(公告)号：CN106486348B

公开(公告)日：2019-07-16

申请号：CN201610719050.4

申请日：2016-08-24

Applicant: 罗门哈斯电子材料有限责任公司 ,  陶氏环球技术有限责任公司

Inventor： J·K·朴 ,  P·D·胡斯泰特

IPC: H01L21/033 ,  H01L21/311 ,  H01L21/768

CPC classification number: H01L21/76816 ,  H01L21/02118 ,  H01L21/02126 ,  H01L21/02282 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3105 ,  H01L21/31144 ,  H01L21/76828

Abstract: 形成接触孔的方法包含∶(a)在待图案化的层上设置包含多个柱图案的衬底；(b)在所述柱图案和所述待图案化的层上形成硬掩模层；(c)在所述硬掩模层上涂布图案处理组合物，其中所述图案处理组合物包含含有反应性表面附接基团的聚合物和溶剂；以及任选地烘烤所述衬底；其中所述聚合物变得键结于所述硬掩模层以在所述硬掩模层上形成聚合物层；以及(d)用包含溶剂的冲洗试剂处理所述衬底以去除残余的未结合的所述聚合物，从而形成安置于多个周围柱图案之间的第一孔。所述方法从涂布所述图案处理组合物到用所述溶剂处理所述衬底，避免使所述聚合物曝露于活化辐射。还提供了图案处理组合物和通过所述方法形成的电子装置。本发明尤其适用于制造提供高分辨率接触孔图案的半导体装置。

公开(公告)号：CN104380194B

公开(公告)日：2019-05-31

申请号：CN201380031543.3

申请日：2013-04-15

Applicant: 布鲁尔科技公司

Inventor： 王玉宝 ,  M·A·霍基 ,  D·J·古尔瑞罗 ,  V·克里西那莫西 ,  R·C·考克斯

IPC: G03F1/38 ,  H01L21/027

CPC classification number: B81C1/0038 ,  B81B1/00 ,  B81C1/00031 ,  B81C2201/0149 ,  G03F7/0002 ,  G03F7/26 ,  H01L21/02126 ,  H01L21/02216 ,  H01L21/02282 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/31144 ,  Y10T428/24612 ,  Y10T428/24802

Abstract: 提供了用于导向自组装图案化技术的组合物，其在工艺中无需独立的减反射涂层和刷中性层。还提供导向自组装的方法，其中可将自组装材料，例如导向自组装嵌段共聚物,直接施涂到硅硬掩模中性层，然后自组装以形成所需的图案。本文还批露了导向自组装图案化的结构。

公开(公告)号：CN109306469A

公开(公告)日：2019-02-05

申请号：CN201810671234.7

申请日：2018-06-26

Applicant: ASM ,  IP控股有限公司

Inventor： 铃木俊哉

IPC: C23C16/455 ,  C23C16/52

CPC classification number: H01J37/32091 ,  C23C16/34 ,  C23C16/36 ,  C23C16/401 ,  C23C16/4408 ,  C23C16/45536 ,  C23C16/45542 ,  C23C16/505 ,  C23C16/509 ,  H01J2237/3321 ,  H01L21/02126 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0337 ,  C23C16/52

Abstract: 一种通过PEALD在衬底上形成膜的方法包含沉积循环，每个沉积循环包含：(i)以脉冲形式将前体馈送到反应空间以使前体吸附在衬底的表面上；(ii)在步骤(i)之后，将RF功率施加于第二电极以在所述反应空间中产生等离子体，前体吸附的所述表面暴露于所述等离子体，由此在所述表面上形成子层；以及(iii)在步骤(ii)中施加RF功率时将偏置电压施加于所述第二电极，参考第一电极的表面上的电位，所述偏置电压为负，其中所述循环重复以沉积多个子层，直到由所述子层构成的膜具有所要厚度。

公开(公告)号：CN108701615A

公开(公告)日：2018-10-23

申请号：CN201780014552.X

申请日：2017-02-23

Applicant: 株式会社电装

Inventor： 角田和之 ,  与仓久则 ,  村田稔

IPC: H01L21/3205 ,  G01L9/00 ,  H01L21/768 ,  H01L23/522 ,  H01L29/84

CPC classification number: H01L23/3192 ,  G01L9/0042 ,  G01L9/0054 ,  H01L21/02126 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/0273 ,  H01L21/266 ,  H01L21/3065 ,  H01L21/31116 ,  H01L21/3205 ,  H01L21/324 ,  H01L21/565 ,  H01L21/768 ,  H01L21/76802 ,  H01L21/76898 ,  H01L23/3171 ,  H01L23/481 ,  H01L23/528 ,  H01L23/544 ,  H01L23/60 ,  H01L29/84 ,  H01L2223/54426

Abstract: 具备：第1基板(10)，在一面(10a)侧形成有多个连接部(19～21)；第2基板(30)，被与第1基板(10)接合，沿着与第1基板(10)的层叠方向形成有使多个连接部(19～21)分别露出的多个贯通孔(36)；多个贯通电极(38)，配置在多个贯通孔(36)的每一个中，与多个连接部(19～21)分别电连接；以及保护膜(41)，将多个贯通电极(38)一体地覆盖。并且，保护膜(41)形成有当从第1基板(10)的一面(10a)的法线方向观察时将多个贯通孔(36)的开口部分别包围的多个框状的狭缝(41d)；比狭缝(41)靠内缘侧的区域和比狭缝(41)靠外缘侧的区域被狭缝(41)分离。

公开(公告)号：CN108695255A

公开(公告)日：2018-10-23

申请号：CN201711120779.0

申请日：2017-11-14

Applicant: 三星电子株式会社

Inventor： 卓容奭 ,  康珉材 ,  李周利

IPC: H01L21/8234 ,  H01L27/088

CPC classification number: H01L21/02656 ,  C23C16/30 ,  C23C16/345 ,  C23C16/347 ,  C23C16/36 ,  C23C16/45525 ,  C23C16/45531 ,  C23C16/45542 ,  C23C16/458 ,  C23C16/56 ,  H01L21/02057 ,  H01L21/02126 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/02381 ,  H01L21/02642 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/785 ,  H01L21/823431 ,  H01L21/823468 ,  H01L27/0886

Abstract: 一种制造集成电路装置的方法和一种根据该方法制造的集成电路装置，所述方法包括：在基底的有源区上形成氧碳氮化硅(SiOCN)材料层，形成SiOCN材料层包括使用具有硅(Si)原子与碳(C)原子之间的键的前驱体；蚀刻有源区的一部分，以在有源区中形成凹部；在氢(H2)气氛下以大约700℃至大约800℃焙烧凹部的表面，并在执行焙烧的同时将SiOCN材料层暴露于焙烧的气氛；以及从在氢气氛下焙烧的凹部的表面生长半导体层。

公开(公告)号：CN108666284A

公开(公告)日：2018-10-16

申请号：CN201710629300.X

申请日：2017-07-28

Applicant: 东芝存储器株式会社

Inventor： 野田有辉 ,  久米一平 ,  中村一彦 ,  佐藤兴一

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L23/481 ,  H01L21/02126 ,  H01L21/288 ,  H01L21/2885 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/76802 ,  H01L21/76831 ,  H01L21/76841 ,  H01L21/76873 ,  H01L21/76874 ,  H01L21/76879 ,  H01L21/76898 ,  H01L23/5283 ,  H01L23/53209 ,  H01L23/5329 ,  H01L24/13 ,  H01L2224/13025

Abstract: 本发明的实施方式提供一种具有能抑制缺陷产生的TSV的半导体装置及半导体装置的制造方法。实施方式的半导体装置的制造方法包括如下步骤：在半导体衬底的与第1面呈相反侧的第2面上形成第1绝缘膜，所述半导体衬底在所述第1面形成有覆盖配线构造的绝缘层及贯通所述绝缘层的第1贯通电极；使用包含SF6、O2、SiF4、及CF4、Cl2、BCl3、CF3I、HBr的气体，从所述第2面侧对形成有所述第1绝缘膜的所述半导体衬底进行各向异性干式蚀刻，由此形成使所述器件层露出的贯通孔；及在所述贯通孔内形成第2贯通电极。

公开(公告)号：CN108475695A

公开(公告)日：2018-08-31

申请号：CN201680072836.X

申请日：2016-12-29

Applicant: 应用材料公司

Inventor： 邴希·孙·伍德 ,  迈克尔·G·沃德 ,  孙诗雨 ,  迈克尔·丘吉克 ,  纳姆·孙·基姆 ,  仲华 ,  黄奕樵 ,  殷正操 ,  张郢 ,  池农·倪 ,  林·董 ,  冬青·杨

IPC: H01L29/06 ,  H01L21/02 ,  H01L29/41 ,  H01L21/768 ,  H01L29/423

CPC classification number: H01L29/0673 ,  H01L21/02115 ,  H01L21/02126 ,  H01L21/0214 ,  H01L21/0217 ,  H01L21/0228 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/764 ,  H01L29/0649 ,  H01L29/0669 ,  H01L29/42392 ,  H01L29/66742 ,  H01L29/66795

Abstract: 本公开内容提供用于在半导体芯片的环绕式水平栅极(hGAA)结构中以期望的材料形成用于纳米线结构的纳米线间隔物的方法。在一个实例中，在基板上形成用于纳米线结构的纳米线间隔物的方法包含：在基板上执行横向蚀刻工艺，该基板上设置有多材料层，其中该多材料层包含重复成对的第一层及第二层，该第一层及该第二层各自具有分别在该多材料层中暴露的第一侧壁及第二侧壁，其中横向蚀刻工艺主要蚀刻该第二层并蚀刻穿过该第二层而在该第二层中形成凹部；以介电质材料填充该凹部；和从该凹部移除过度填充的介电质层。

公开(公告)号：CN108461400A

公开(公告)日：2018-08-28

申请号：CN201810150065.2

申请日：2018-02-13

Applicant: 株式会社日立国际电气

Inventor： 佐野敦 ,  龟田贤治 ,  高泽裕真

IPC: H01L21/336 ,  H01L21/67

CPC classification number: H01L21/02126 ,  C23C16/308 ,  C23C16/36 ,  C23C16/45527 ,  H01L21/02211 ,  H01L21/0228 ,  H01L21/02334 ,  H01L21/02337 ,  H01L29/66969 ,  H01L21/67011

Abstract: 本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。要解决的课题为提高在衬底上形成的SiOCN膜的膜质。半导体器件的制造方法进行下述工序：将非同时地进行下述工序的循环进行规定次数，从而在衬底上形成包含硅、氧、碳及氮的膜的工序：对衬底同时供给第一氨基硅烷和氧化剂从而形成包含硅、氧、碳及氮的层的工序，和于第一温度下对层进行第一改质处理的工序；及于比第一温度高的第二温度下对膜进行第二改质处理的工序。

公开(公告)号：CN105734531B

公开(公告)日：2018-08-24

申请号：CN201610115780.3

申请日：2012-12-10

Applicant: 株式会社日立国际电气

Inventor： 广濑义朗 ,  佐野敦 ,  渡桥由悟 ,  桥本良知 ,  岛本聪

IPC: C23C16/36 ,  C23C16/455 ,  H01L21/02

CPC classification number: H01L21/02126 ,  C23C16/36 ,  C23C16/45523 ,  H01L21/02167 ,  H01L21/02172 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02211 ,  H01L21/0228 ,  H01L21/31

Abstract: 本申请涉及半导体器件的制造方法、衬底处理方法及衬底处理装置，形成具有低介电常数、高耐蚀刻性、高耐泄漏性的特性的薄膜。包括通过进行规定次数如下循环而在衬底上形成包含规定元素、氧、碳及氮的薄膜的工序，该循环包括如下工序：向衬底供给包含规定元素和卤素的原料气体的工序，向所述衬底供给由碳、氮及氢这3种元素构成的、且在1分子中碳原子的数量比氮原子的数量多的第一反应气体的工序，向所述衬底供给氮化气体作为第二反应气体的工序，和向所述衬底供给氧化气体作为第三反应气体的工序。

公开(公告)号：CN108231551A

公开(公告)日：2018-06-29

申请号：CN201710851861.4

申请日：2017-09-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘朕与 ,  张庆裕 ,  林进祥

IPC: H01L21/027

CPC classification number: H01L21/02216 ,  C08G77/16 ,  C08G77/26 ,  C08G77/52 ,  C08G77/70 ,  C08G77/80 ,  C09D183/08 ,  H01L21/02126 ,  H01L21/02282 ,  H01L21/0274 ,  H01L21/0332 ,  H01L21/3081 ,  H01L21/31111 ,  H01L21/0275

Abstract: 提供一种半导体装置及其制作方法，包含形成硅基树脂于基板上。在多种实施例中，硅基树脂包含硝基苯甲基。在一些实施例中，进行烘烤制程以交联硅基树脂。之后图案化交联的硅基树脂，并采用图案化的交联的硅基树脂作为蚀刻掩模，并蚀刻下方层。在多种例子中，以射线源照射交联的硅基树脂，使交联的硅基树脂解交联。在一些实施例中，采用有机溶液移除解交联的硅基树脂。