-
公开(公告)号：CN104883188A
公开(公告)日：2015-09-02
申请号：CN201510220289.2
申请日：2015-05-04
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属于集成电路技术领域，具体为一种全数字实现的闪烁型模数转换器。本发明结构包括：由两组并联三态门和去耦合电容构成的差分信号采样保持阵列，由与非门/非门和去耦合电容构成的具有使用内置参考电压的（2N-1）个差分延时链对阵列，以及锁存器阵列；差分信号经两个相同的采样保持阵列，每一个DDLP对应一对差分参考电压，差分信号在保持期间控制相应DDLP产生不同延时，延时链的延时由若干个与非门和非门决定，并经过去耦合电容实现微调；再经过锁存器比较，得到DDLP的两个输出上升沿的延时大小，得到温度计码的数字比较输出。本发明可以在较高速度下实现较好的模数转换性能，节省面积、功耗，同时也降低了设计复杂度。
-
公开(公告)号：CN102832941A
公开(公告)日：2012-12-19
申请号：CN201210374121.3
申请日：2012-10-07
Applicant: 复旦大学
IPC: H03M1/38
Abstract: 发明属集成电路技术领域，具体为一种可预检测比较器输入范围的逐次逼近型模数转换器。该模数转换器由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑、输入范围预检测器和数字延迟线构成。它在每个转换周期中预先检测比较器输入信号范围，即保持信号和基准电压之差的变化范围，由此决定下一个转换周期中，在内部数模转换器基准电压未完全建立时，比较器提前比较的时间。本发明使N个转换周期中的每个周期都可以有不同程度的提前比较。相比传统的逐次逼近型模数转换器，本发明减少了比较器的复位时间，提高了逐次逼近型模数转换器的整体转换速度。
-
Patent Agency Ranking
公开(公告)号：CN101980447B
公开(公告)日：2012-08-01
申请号：CN201010562719.6
申请日：2010-11-29
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明提供一种采用级联折叠内插器级间开关“伪随机乱序”的高SFDR的折叠内插模数转换器结构。该折叠内插模数转换器包含具有折叠单元模拟预处理模块或者内插模拟预处理模块；级联折叠内插器级间开关“伪随机乱序”是用于模拟信号在预处理过程中伪随机选择折叠内插信号路径的一种逻辑序列，每级折叠内插电路中包括两组开关逻辑分别是正向乱序开关逻辑和对应的反向解乱序开关逻辑。此外，开关乱序逻辑分级内乱序逻辑和级间乱序组合逻辑。本发明提出的级联折叠内插电路级内及级间开关乱序逻辑，将处理相邻量化范围的折叠器和内插器间的输入等效失调平均化，将失配引入的谐波分量平均到噪底中，提高了整个模数转换器的无杂散动态范围（SFDR）。
-
公开(公告)号：CN102118167B
公开(公告)日：2012-05-09
申请号：CN201010143940.8
申请日：2010-04-09
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明提供一种多通道模数转换器。多通道模数转换器至少包含第一通道子模数转换器及第二通道子模数转换器，数字后台校准电路具有插值滤波器和有限冲击响应的最小均方根自适应滤波器。且与第一通道子模数转换器相连的插值滤波器能依据第一通道子模数转换输出的模数转换结果，输出第二通道子模数转换器的期望信号，与所述插值滤波器相连的有限冲击响应的最小均方根自适应滤波器能依据期望信号对第二通道子模数转换器输出的模数转换结果进行校准。本发明通过数字后台校准电路内的差值滤波器输出的期望信号对其它通道子模数转换器输出的模数转换结果进行校准，从而达到同时消除增益失配误差和采样时间误差的效果，提高多通道模数转换器的分辨率。
-
公开(公告)号：CN102118167A
公开(公告)日：2011-07-06
申请号：CN201010143940.8
申请日：2010-04-09
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明提供一种多通道模数转换器。多通道模数转换器至少包含第一通道子模数转换器及第二通道子模数转换器，数字后台校准电路具有插值滤波器和有限冲击响应的最小均方根自适应滤波器。且与第一通道子模数转换器相连的插值滤波器能依据第一通道子模数转换输出的模数转换结果，输出第二通道子模数转换器的期望信号，与所述插值滤波器相连的有限冲击响应的最小均方根自适应滤波器能依据期望信号对第二通道子模数转换器输出的模数转换结果进行校准。本发明通过数字后台校准电路内的差值滤波器输出的期望信号对其它通道子模数转换器输出的模数转换结果进行校准，从而达到同时消除增益失配误差和采样时间误差的效果，提高多通道模数转换器的分辨率。
-
公开(公告)号：CN102006072A
公开(公告)日：2011-04-06
申请号：CN201010557112.9
申请日：2010-11-24
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属于集成电路技术领域，具体为一种采用分组式T/H开关的低电压低功耗折叠内插模数转换器。该折叠内插模数转换器包含具有折叠单元模拟预处理模块或者内插模拟预处理模块；分组式T/H开关结构中，每个T/H开关所处理的后级预放大电路的数目至少两个。该模数转换器整体结构是由分组式T/H电路、参考电压电阻串、预放大电路阵列、N级级联的折叠电路、内插电路、比较器和编码电路构成。本发明的折叠模数转换器，可提高跟踪保持开关的高线性度设计，省略传统结构中T/H开关和预放大电路之间的隔离用电压驱动器，减小了模数转换器的功耗。
-
公开(公告)号：CN102006071A
公开(公告)日：2011-04-06
申请号：CN201010603977.4
申请日：2010-12-24
Applicant: 复旦大学
IPC: H03M1/10
Abstract: 本发明属于集成电路技术领域，具体为一种用于流水线结构模数转换器的余量增益电路。该余量增益电路至少包含一个运算放大器，四个比较器，三个采样电容，一个反馈电容，六个开关，一个加法器和一个编码电路。其中比较器的结果通过加法器相加后经过编码电路控制开关。本发明通过增加部分比较器的数目以及重新安排比较器的位置，提高比较器失调电压的校准范围。在每级多比特结构的余量增益电路中作用尤其明显。
-
-
-
-
-
-
Search Results
67
records
(took 0.018 seconds)
