-
公开(公告)号：CN117546136A
公开(公告)日：2024-02-09
申请号：CN202280044680.X
申请日：2022-06-21
申请人： 拉姆伯斯公司
IPC分类号： G06F3/06
摘要： 一种四通道存储器模块包括双通道存储器设备以及四个独立的二十(20)个数据位存储器通道。独立地访问双通道存储器的通道。因此，用于访问存储器模块的四个通道各自访问模块上的第一双通道存储器设备集合和第二双通道存储器设备集合的一个通道。误差检测和校正码字配置和方案可以实现chipkill、单符号数据校正/双符号数据检测(SSDC/DSDD)。还可以实现使用更少的存储器设备而进行的单符号数据校正。可以响应于检测到设备发生故障、信号线发生故障或存储器通道发生故障而切换误差检测和校正码字配置和方案。
-
公开(公告)号：CN111324308B
公开(公告)日：2023-09-01
申请号：CN202010100570.3
申请日：2014-12-19
申请人： 拉姆伯斯公司
IPC分类号： G06F3/06 , G06F15/173 , G06F13/16 , G06F12/06 , H04L67/1097 , H04L67/568
摘要： 描述了一种存储器装置，其包括通过命令接口耦合至一个或多个通信信道的处理器，其中处理器被配置用于通过通信信道通信命令。多个智能存储器立方体(SMC)通过通信信道耦合至处理器。每个SMC包括可编程的控制器和多个存储器设备。控制器被配置成响应于来自命令接口的命令以访问多个存储器设备中的一个或多个存储器设备中存储的内容并且对从多个存储器设备访问的内容执行数据操作。
-
公开(公告)号：CN116569263A
公开(公告)日：2023-08-08
申请号：CN202180083700.X
申请日：2021-12-08
申请人： 拉姆伯斯公司
发明人： S·S·B·巴姆达姆拉武里 , P·维杰通加
IPC分类号： G11C29/10
摘要： 描述了用于集成电路存储器设备中的信号偏斜校正的技术。集成电路存储器设备包括用于接收命令/地址(CA)信号和时钟信号的第一接口、数据接口和模式寄存器。在CA总线环回模式期间，该第一接口接收CA信号的模式和该时钟信号，并且该数据接口输出该CA信号的模式。在CA总线环回模式期间，该模式寄存器可利用表示该时钟信号和该第一接口的采样点之间的定时偏移的值来进行编程。
-
公开(公告)号：CN115335908A
公开(公告)日：2022-11-11
申请号：CN202180024113.3
申请日：2021-03-23
申请人： 拉姆伯斯公司
IPC分类号： G11C5/06
摘要： 神经网络加速器裸片堆叠在高带宽存储器上并且与该高带宽存储器集成，使得该堆叠表现为单个三维(3‑D)集成电路。加速器裸片包括高带宽存储器(HBM)接口，该HBM接口允许主机处理器存储训练数据并且从存储器中检索推理模型和输出数据。加速器裸片附加地包括加速器瓦片，该加速器瓦片具有与底层存储体堆叠的直接的裸片间存储器接口。因此，3‑D IC支持针对外部访问而优化的HBM存储器通道以及针对训练和推理而优化的特定于加速器的存储器通道。
-
公开(公告)号：CN115298825A
公开(公告)日：2022-11-04
申请号：CN202180022004.8
申请日：2021-03-08
申请人： 拉姆伯斯公司
IPC分类号： H01L27/108 , G11C7/06 , G11C7/12
摘要： DRAM设备的动态存储器阵列使用至少两个电压进行操作。第一电压是DRAM设备的大多数数字逻辑电路系统的操作(即切换)电压，第一电压用于在感测(即读取)操作和大多数其他列操作(例如，预充电、激活、写入)期间为感测放大器供电。第二电压大于DRAM设备的大多数数字逻辑电路系统的操作(即切换)电压，第二电压确定写入到DRAM单元的电容器的电压(即位线电压)。数字逻辑电路系统使用供电电压进行操作，供电电压低于写入到DRAM阵列的电容器的电压。这允许将较低电压摆幅的数字逻辑用于DRAM设备上的大部分逻辑，同时将较大的电压写入到DRAM单元。
-
公开(公告)号：CN110753192B
公开(公告)日：2022-04-08
申请号：CN201910127643.5
申请日：2014-03-14
申请人： 拉姆伯斯公司
IPC分类号： H04N5/347 , H04N5/3745 , H04N5/378 , H01L27/146
摘要： 本发明的各个实施例涉及阈值监测的有条件重置的图像传感器。一种具有多位采样的图像传感器架构，实施在图像传感器系统内。将响应于入射在光敏元件上的光而产生的像素信号，转换为表示该像素信号的多位数字值。如果像素信号超出采样阈值，那么重置光敏元件。在图像捕获周期期间，将与超出采样阈值的像素信号相关联的数字值累积到图像数据中。
-
公开(公告)号：CN106936472B
公开(公告)日：2021-11-02
申请号：CN201710091150.1
申请日：2009-06-09
申请人： 拉姆伯斯公司
摘要： 本公开提供了一种使用电容耦合电路来消除电感主导型串扰的方法；其还提供了一种校准、选择和编程用于耦合的电容值的方法，以便向各个受害信号添加各个侵害信号的导数，从而消除将由给定接收器所见的串扰。在多线总线的背景下，可以在各对“最近邻”之间使用交叉耦合电路，以及经校准并用于各个特定发送器‑接收器对的值。还提供了解决在非最近邻的线路之间引起的串扰，比如，用于差分信号发送系统的实施方式。
-
公开(公告)号：CN113490926A
公开(公告)日：2021-10-08
申请号：CN202080016996.9
申请日：2020-02-18
申请人： 拉姆伯斯公司
摘要： DRAM包括至少四组存储器核心和至少四个存储器访问通道接口，在第一模式中，每个存储器访问通道接口分别接收指向存储器核心的组中的对应的一组存储器访问命令。在第二模式中，一半存储器访问通道接口中的每个存储器访问通道接口分别接收指向四组存储器核心中的对应两组的存储器访问命令。存储器访问通道接口具有电连接导体，该电连接导体处于至少一个反射对称线的、与至少四个存储器访问通道接口中的一半中的第二半的相对侧上。
-
公开(公告)号：CN107925641B
公开(公告)日：2021-05-07
申请号：CN201680051179.0
申请日：2016-10-12
申请人： 拉姆伯斯公司
摘要： 判决反馈均衡(DFE)被用于帮助降低来自经由带限(或非理想)信道接收的数据信号的符号间干扰(ISI)。第一PAM‑4 DFE架构从采样器的输出到将第一DFE抽头反馈应用到输入信号具有低时延。这是通过不对采样器输出进行解码来生成针对第一DFE抽头的反馈信号来实现的。相反，将原始采样器输出的加权版本直接应用到输入信号，而无需进一步的模拟或数字处理。附加PAM‑4 DFE架构除了使用(一个或多个)先前符号之外还使用当前符号来确定DFE反馈信号。另一种架构使用非均匀预加重来发射PAM‑4信令。非均匀预加重允许推测DFE接收器用较少的比较器/采样器来解析被发射的PAM‑4信号。
-
公开(公告)号：CN107637009B
公开(公告)日：2021-04-30
申请号：CN201680027175.9
申请日：2016-05-10
申请人： 拉姆伯斯公司
摘要： 本发明涉及一种用于保护处理器对程序的执行的方法，所述程序包括用于比较两个数据项(D1、D2)的比较指令(S1)，后跟根据由所述比较指令提供的比较结果选择的程序操作(SI2)，所述方法包括以下步骤：在执行所述比较指令之前，用多种方式计算代表要比较的数据的相等性的比较数据；在执行所述比较指令之后，检验所计算的比较数据与选择或不选择所述程序操作的事实是否一致；以及在所述比较数据互相不一致或与所述比较的结果不一致的情况下，激活错误信号(ER)。
-
-
-
-
-
-
-
-
-
搜索结果
268 条记录 (耗时 0.046 秒)
