-
公开(公告)号：CN111078188A
公开(公告)日：2020-04-28
申请号：CN201911297808.X
申请日：2019-12-16
申请人： 广东三维家信息科技有限公司
发明人： 许家淇
IPC分类号： G06F7/483
摘要： 本发明提供了一种JavaScript运算中浮点数据处理方法、装置及电子设备，涉及计算机技术领域，包括获取待运算浮点数据，并将待运算浮点数据转化成对应的字符串数据；以字符串数据的小数点为标记位，获取字符串数据的小数位数；基于字符串数据的小数位数将字符串数据转化为与待运算浮点数据对应的待运算整数，并基于待运算整数进行运算。本发明有效提高了浮点数据的计算准确性。
-
公开(公告)号：CN111078187A
公开(公告)日：2020-04-28
申请号：CN201911194267.8
申请日：2019-11-28
申请人： 南京大学
摘要： 本发明提供一种针对单精度浮点数的任意次方根求解方法及其求解器。求解器包括：除法计算模块，用于对输入的次方根值N进行除法操作；反正切值计算模块，用于将输入的单精度浮点数的尾数部分M进行求反正切值的操作并得到对数值log2M；计算模块，用于对单精度浮点数的指数部分E、次方根值N的倒数1/N以及对数值log2M进行乘法和加法操作；正弦和余弦计算模块，用于对计算模块得到的计算结果求以2为底双曲正弦和余弦值；计算结果整合模块，将求得的双曲正弦和双曲余弦值求和，并与指数部分E的中间计算结果进行整合，得到单精度浮点数格式的最终计算结果。本发明的求解器可以计算任意单精度浮点数的任意次方根值，具有一定通用性。
-
公开(公告)号：CN111033462A
公开(公告)日：2020-04-17
申请号：CN201880054143.7
申请日：2018-08-31
申请人： 高通股份有限公司
发明人： M·C·A·A·黑德斯 , N·瓦伊德亚纳坦 , R·德雷耶 , C·B·韦里利 , K·巴塔查里亚
摘要： 本发明揭示在基于处理器的系统中使用矩阵处理器提供高效浮点运算。就此来说，基于矩阵处理器的装置提供矩阵处理器，所述矩阵处理器包括正部分和累加器及负部分和累加器。随着所述矩阵处理器处理多对浮点操作数，所述矩阵处理器基于第一浮点操作数及第二浮点操作数计算中间乘积且确定所述中间乘积的正负号。基于所述正负号，所述矩阵处理器用所述正部分和累加器或所述负部分和累加器的部分和分数使所述中间乘积归一化，随后将所述中间乘积与所述正和累加器或所述负和累加器相加。在处理所有对浮点操作数之后，所述矩阵处理器从所述正部分和累加器减去所述负部分和累加器以产生最终和，随后使所述最终和重新归一化一次。
-
公开(公告)号：CN106325811B
公开(公告)日：2020-02-07
申请号：CN201610726133.6
申请日：2015-06-24
申请人： 上海兆芯集成电路有限公司
发明人： 汤玛士·艾欧玛
摘要： 一种微处理器中的方法，该方法用以执行一算术运算，且包括：使用一第一指令执行单元去产生一中间结果向量与多个运算控制指标，其中多个运算控制指标指明自中间结果向量产生一最终结果的接续运算该如何进行；以及将中间结果向量与多个运算控制指标储存在一设于该指令执行单元外的存储器中，且随后由一第二指令执行单元读取已完成的算术运算。
-
公开(公告)号：CN110569020A
公开(公告)日：2019-12-13
申请号：CN201910444531.2
申请日：2019-05-27
申请人： 德克萨斯仪器股份有限公司
摘要： 本申请公开了超越函数求值。在所描述的示例中，一种装置500被布置以分别利用第一电路530、第二电路550和第三电路580，响应于输入操作数510的最低有效位和分别响应于第一、第二和第三表520值，生成超越函数的线性项、二次项和常数项，该第一、第二和第三表520值是分别响应于第一、第二和第三索引而被检索的，第一、第二和第三索引是响应于输入操作数的最高有效位而生成的。第三电路580还被布置以响应于线性项、二次项和常数项的和，生成输出操作数的尾数。
-
公开(公告)号：CN110168493A
公开(公告)日：2019-08-23
申请号：CN201880006402.9
申请日：2018-01-08
申请人： 国际商业机器公司
IPC分类号： G06F7/483
摘要： 一种浮点单元(10)被配置为在三个128位宽的操作数(100，102，104)上实现融合乘加运算，包括：(i)113×113位乘法器(14)；(ii)左移位器(18)；(iii)右移位器(20)；(iv)选择电路(24)，其包括3到2压缩器(25)；(v)加法器(26)，其连接到来自选择电路(24)的数据流；(vi)第一反馈路径(36)，其将加法器(26)的进位输出(91)连接到选择电路(24)；(vii)第二反馈路径(38)，其将加法器(26)的输出连接到移位器(18，20)，用于使中间宽结果(86)通过移位器(18，20)。
-
公开(公告)号：CN109491639B
公开(公告)日：2019-08-13
申请号：CN201811365311.2
申请日：2018-11-16
摘要： 本发明提供一种光路追踪计算方法及系统，包括：采集被测激光的参数值；基于所述采集的参数值，利用高精度计算方法求解预先构建的光线参数方程，计算激光传播时间；基于所述激光传播时间计算所述激光的轨迹点。本发明提供的技术方案根据浮点稳定性计算理论，采用高精度计算方法求解光线参数方程，提高了光路追踪的准确性。
-
公开(公告)号：CN106406810B
公开(公告)日：2019-08-06
申请号：CN201610722812.6
申请日：2015-06-24
申请人： 上海兆芯集成电路有限公司
发明人： 汤玛士·艾欧玛
摘要： 一种微处理器及其方法，该微处理器，用以执行±A*B±C形式的融合乘积‑相加运算，先是进行一评估、以测试A、B与C的值是否符合一充分条件、以执行一具有A与B部分乘积的C的联合相加运算；若为是，则以A与B的部分乘积进行C的联合相加运算，且其联合相加运算的结果再进行舍入运算；若为非，则进行A与B部分乘积的一基本相加运算，借此，产生基本相加运算一未舍入非冗余结果，此未舍入结果再去尾数、以产生一排除一或多个最不显著位的未舍入非冗余中间结果向量；接着，再执行一次要相加运算，将C加或减至未舍入非冗余中间结果向量中；最后，次要相加运算的结果即进行舍入运算。
-
公开(公告)号：CN110023899A
公开(公告)日：2019-07-16
申请号：CN201780073755.6
申请日：2017-11-22
申请人： 皇家飞利浦有限公司
发明人： K·辛格
IPC分类号： G06F7/483
摘要： 一种计算机实施的方法包括：读取至少两个32位浮点值；将所述至少两个浮点值转换为至少两个32位无符号整数值；以及将所述至少两个无符号整数值串行地存储在存储设备的存储位置中。所述计算机实施的方法还包括：将所述至少两个无符号整数值中的每个无符号整数值解析成四个字节；以及将所述至少两个无符号整数值的第一字节串行地重新排列在第一存储位置中，将所述至少两个无符号整数值的第二字节串行地重新排列在第二存储位置中，将所述至少两个无符号整数值的第三字节串行地重新排列在第三存储位置中，并且将所述至少两个无符号整数值的第四字节串行地重新排列在第四存储位置中。所述计算机实施的方法还包括：对经重新排列的字节进行压缩。
-
公开(公告)号：CN109871197A
公开(公告)日：2019-06-11
申请号：CN201811646239.0
申请日：2018-12-29
申请人： 航天信息股份有限公司
IPC分类号： G06F7/483
摘要： 本发明提供一种数据存储装置，包括：整数长度位及值确定模块10；小数长度位及值确定模块20；整数存储位及值确定模块30；小数存储位及值确定模块40；填充位确定模块50。本发明提供的数据存储装置按整型方式储存小数部分，极大地提升了小数的储存精度；分别设置有表征整数部分长度和小数部分长度的长度位，使得目标数在计算设备的存储空间内占用的位数可随目标值灵活地调整变更，可以充分利用存储空间，减少消耗在寄存器和存储上的功耗的浪费。
-
-
-
-
-
-
-
-
-
搜索结果
475 条记录 (耗时 0.025 秒)
