适用于CRYSTALS-Dilithium签名算法的高效系数生成硬件结构

    公开(公告)号:CN116938444A

    公开(公告)日:2023-10-24

    申请号:CN202310588246.4

    申请日:2023-05-19

    Abstract: 本发明公开了一种适用于CRYSTALS‑Dilithium签名算法的高效系数生成硬件结构,包括:LFSR模块、SHAKE128_256模块、Output_Trans模块、Config_Sampling模块、存储模块;其中,LFSR模块产生的初始数据,通过SHAKE128_256模块产生所需字节长度的多项式系数,并在Output_Trans模块进行位拆分后发送到Config_Sampling模块;Config_Sampling模块通过参数选择,分别配置成矩阵和列向量的采样模式,从而将采样后的多项式系数存入对应RAM。本发明旨在能高效的生成多项式系数,减少计算周期,从而能实现更高的吞吐量。

    一种基于可重构碟算单元的运算结果快速校验系统

    公开(公告)号:CN111538945B

    公开(公告)日:2023-03-14

    申请号:CN202010332095.2

    申请日:2020-04-24

    Abstract: 本申请公开了一种基于可重构碟算单元的运算结果快速校验系统,包括:第一数据选择单元的输入端连接于DSP芯片的输入端和可重构碟算单元的输出端,第一数据选择单元的输出端连接于存储器的输入端和第二数据选择单元的输入端;第二数据选择单元的输入端还连接于存储器的输出端,第二数据选择单元的输出端连接于可重构碟算单元的输入端;控制器向可重构碟算单元发送重构运算指令;可重构碟算单元计算输入数据的第一校验值和输出数据的第二校验值;校验单元用于计算第一校验值与预定系数的乘积,并判断乘积与第二校验值之间的差值是否小于或等于校验阈值。通过本申请中的技术方案,克服现有方法硬件资源消耗大的缺点,降低运算结果校验的实施成本。

    一种基于快速卷积的资源复用型神经网络硬件加速电路

    公开(公告)号:CN112862091B

    公开(公告)日:2022-09-27

    申请号:CN202110102861.0

    申请日:2021-01-26

    Abstract: 本发明公开了一种基于快速卷积的资源复用型神经网络硬件加速电路,是由输入行缓冲器、输入数据转换模块、权重缓冲区、权重数据转换模块、坐标拼接模块、计算单元阵列、输入循环计数器、输出数据转换模块、中间缓冲存储、输出特征图暂存模块、激活池化模块所组成,其中,计算单元阵列由M×N个计算单元组成,任意单个通用计算单元是由一个算数逻辑单元、权重传递收发模块和权重切换控制模块组成。本发明通过不同配置能实现Winograd卷积和传统卷积计算,合并两种不同的卷积电路,从而减少了硬件电路资源,提高了计算单元的利用率。

    基于关系型和线性内插相结合的盲水印嵌入和提取方法

    公开(公告)号:CN112862654B

    公开(公告)日:2022-08-30

    申请号:CN202110103863.1

    申请日:2021-01-26

    Abstract: 本发明公开了一种基于关系型和线性内插相结合的盲水印嵌入和提取方法,其步骤包括,水印置乱操作,水印嵌入操作,水印提取操作,水印逆置乱操作;其中水印嵌入操作包括:对宿主图像分块以及进行2D‑DCT和2D‑IDCT变换、自适应选择嵌入位置和嵌入方法操作;水印提取操作包括:对嵌入水印的图像进行分块以及进行2D‑DCT变换,水印的提取操作;自适应选择嵌入位置操作包括:根据密钥选择固定点,根据水印选择固定点和可选点;自适应选择嵌入方法操作包括关系性嵌入和线性内插法嵌入两种方法,提取算法包括:取模运算和拼接操作。本发明采取两种方法相结合的方式嵌入水印,从而对宿主图像进行更小的改动,使嵌入效果达到更好。

    一种基于操作数裁剪的高性能近似乘法器及其计算方法

    公开(公告)号:CN114691086A

    公开(公告)日:2022-07-01

    申请号:CN202210354915.7

    申请日:2022-04-06

    Abstract: 本发明公开了一种基于操作数裁剪的高性能近似乘法器及其计算方法,该近似乘法器包括:部分积生成模块、部分积树形压缩模块、进位加法器模块和移位模块;部分积生成模块包括操作数裁剪模块和位乘积模块,操作数裁剪模块对乘数和被乘数进行截取操作,得到近似操作数,位乘积模块得到相应的部分积;部分积树形压缩模块用于得到最终求和的两个加数;进位加法器模块用于最终两个加数相加,移位模块用于对进位加法器模块的输出进行移位,得到所求的二进制结果。本发明能够极大程度降低多位乘法器的面积、延时和功耗,同时也能保持较好的精确度。

    一种基于费马模数的多项式乘法器

    公开(公告)号:CN114185514A

    公开(公告)日:2022-03-15

    申请号:CN202111521452.0

    申请日:2021-12-13

    Abstract: 本发明公开了一种基于费马模数的多项式乘法器,包括:控制单元、地址生成单元、存储单元、存储管理单元、旋转因子生成单元、蝶形计算单元、换向器单元和点乘单元。其中,控制单元负责生成控制信号,调节工作状态;地址生成单元负责生成读写地址;旋转因子生成单元负责生成旋转因子;存储管理单元负责管理存储单元的访存方向;存储单元由多块存储块组成,负责存储源数据,中间过程数据和结果数据;蝶形计算单元实现向量基2×2模式下的蝶形运算;换向器负责将蝶形运算后的结果数据重排序。本发明旨在于通过优化同址FNT算法,解决同址计算与蝶形单元流水计算冲突的问题,以此来减小存储资源消耗、提高计算速度和多项式乘法器的性能。

    一种基于UWB技术的三基站三维定位方法

    公开(公告)号:CN111918387B

    公开(公告)日:2022-02-11

    申请号:CN202010817518.X

    申请日:2020-08-14

    Abstract: 本发明公开了一种基于UWB技术的三基站三维定位方法,其步骤包括:1,将待测标签置于待测载体上,并处在三个基站的环境下,通过基站筛选构建测距系统;2,基于三个基站构建三维定位坐标系;3,基于三维定位坐标系获取三个基站到标签的距离;4,对所获得的距离信息构建四面体,并求得标签的高度及横纵坐标信息,从而实现定位。本发明能进一步提高UWB三维定位的效率,减少硬件开销,降低设备成本,从而提升定位方法的整体性能。

    一种实时视频缩放的硬件电路及其缩放方法

    公开(公告)号:CN110519603B

    公开(公告)日:2021-07-27

    申请号:CN201910833659.8

    申请日:2019-09-04

    Abstract: 本发明公开了一种实时视频缩放的硬件电路及其缩放方法,该硬件电路包括:复位编码模块、水平预缩放模块、垂直缩放模块和复位解码模块;复位编码模块对摄像头输入的像素点进行编码;水平预缩放模块在对像素点进行水平方向上的预缩放;垂直缩放模块对预缩放的像素点进行垂直方向上的缩放;复位编码模块对垂直缩放后的像素点进行解码,恢复到摄像头输入的编码格式。本发明能绕开存储设备的读取/写入时间造成的性能瓶颈,从而提升视频缩放的处理速度、减少存储资源的面积开销,以达到实时同步处理。

    基于PYNQ和多模态脑机接口的飞行器控制系统及方法

    公开(公告)号:CN113126767A

    公开(公告)日:2021-07-16

    申请号:CN202110447549.5

    申请日:2021-04-25

    Abstract: 本发明公开了一种基于PYNQ和多模态脑机接口的飞行器控制系统及方法,该系统包括:信号采集模块、处理模块、飞行器控制模块;信号采集模块包括脑电采集模块、眼电采集模块、通信模块;处理模块包括:信号预处理模块、信号解码模块、语音播报模块、无线通信模块;飞行器控制模块包括:指令生成模块、姿态传感器,通过采集用户的脑电和眼电信号,并对信号进行处理,进而能实时控制飞行器。本发明通过结合脑机接口技术和嵌入式平台,能改善传统脑机接口控制系统便携性差、功耗高、成本高、可移植性差的缺点,从而提高实用性。

Patent Agency Ranking