-
-
公开(公告)号：CN116754915A
公开(公告)日：2023-09-15
申请号：CN202310702533.3
申请日：2023-06-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R31/26
Abstract: 本发明涉及一种半导体开关器件工作结温监测系统、监测方法及过温保护方法。所述监测系统包括控制单元、驱动单元、电压检测单元和模数转换单元；其中，驱动单元与半导体开关器件的栅极连接；电压检测单元的第一采集端口、第二采集端口分别与半导体开关器件的栅极、源极连接，用来获取栅极电压并输出给模数转换单元；模数转换单元用来将所述栅极电压转化为数字信号，生成栅极电压数据输出给控制单元；控制单元对电压数据进行分析得到关断米勒平台电压，进一步分析得到半导体开关器件的结温。本发明能够快速准确的监测半导体开关器件工作结温，并为该开关器件提供过温保护，能够有效防止器件烧毁，保证器件所在电路系统安全稳定的工作。
-
公开(公告)号：CN116344342A
公开(公告)日：2023-06-27
申请号：CN202310196607.0
申请日：2023-03-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/778
Abstract: 本发明涉及一种提高p‑GaN HEMT电流能力及工艺稳定性的方法。该方法包括：(1)在Si衬底上GaN材料外延，自上而下分别生长AlN成核层、AlGaN缓冲层、GaN沟道层、AlGaN势垒层；(2)在AlGaN势垒层表面生长二维材料层；(3)在二维材料层表面生长p‑GaN层；(4)P‑GaN栅极制备；(5)源漏姆接触制备；(6)金属互连及电极制作。该方法制备的pGaN HEMT器件中AlGaN势垒层中不含表层Mg离子，二维电子气密度与理论上更接近，具有器件电阻小、电流能力大的优点，同时消除了因栅极下方Mg离子扩散深度和浓度不可控性引起的阈值电压不稳定性，使得片间阈值电压不均一性降低。
-
公开(公告)号：CN115856560A
公开(公告)日：2023-03-28
申请号：CN202211463189.9
申请日：2022-11-22
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种功率器件源极寄生参数及漏极电流测量方法和装置，其中，方法包括以下步骤：将功率器件、负载电感和电源进行串接形成回路；采集功率器件在一个开关周期内的开尔文源极与功率源极之间的压降信号；对所述压降信号进行积分，并采用二次函数对积分后的压降信号进行拟合，得到随时间t为变量的二次函数；根据二次函数的系数，以及母线电压值和负载电感值计算功率器件的寄生电阻、寄生电感和脉冲初始漏极负载电流。本发明能够在每一个开关周期独立计算功率器件的寄生参数及漏极电流，且不需要进行温度补偿。
-
公开(公告)号：CN111739801B
公开(公告)日：2021-08-10
申请号：CN202010574731.2
申请日：2020-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/778 , H01L29/10 , H01L29/06
Abstract: 本发明涉及一种SOI基p‑GaN增强型GaN功率开关器件的制备方法，包括：栅介质生长；栅金属生长；刻蚀以制作栅电极；生长第一层钝化层；源漏区欧姆接触；离子注入；生长第二层钝化层；打开源漏窗口；第一深槽刻蚀，第二深槽刻蚀。该方法中p‑GaN带来的器件可控性、稳定性优势和SOI带来的器件单片隔离优势有助于实现GaN单片集成半桥电路，大大减少了寄生电感和die的面积，推动了功率开关器件的集成化和小型化。
-
Patent Agency Ranking
公开(公告)号：CN111739800B
公开(公告)日：2021-08-10
申请号：CN202010573844.0
申请日：2020-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/778 , H01L29/423 , H01L27/12
Abstract: 本发明涉及一种SOI基凹栅增强型GaN功率开关器件的制备方法，包括：第一次钝化；源漏区欧姆接触；离子注入；刻蚀凹栅区域；生长栅介质层和栅金属；第二次钝化；打开源漏窗口；第一次深槽刻蚀；第二次深槽刻蚀。该方法制备的凹栅结构带来的工艺相对简单、栅漏电流小的优势和SOI材料带来的器件单片隔离优势为实现GaN单片集成半桥电路奠定了坚实的基础，为GaN功率器件的发展提供了新方向。
-
公开(公告)号：CN108508342B
公开(公告)日：2020-07-17
申请号：CN201810522926.5
申请日：2018-05-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R31/26
Abstract: 本发明涉及一种IGBT短路过流检测电路，其包括：带通滤波器，其与所述第一IGBT的栅极连接；第一比较器，其与所述带通滤波器连接，并接收第一基准电压；T触发器，其与所述第一比较器连接，并输出第一逻辑信号；第二比较器，其与所述第一IGBT的栅极连接，并接收第二基准电压，输出第二逻辑信号；与门，其接收所述第一逻辑信号和第二逻辑信号，并输出硬开启错误检测信号；第三比较器，其与所述第一IGBT的栅极连接，并接收第三基准电压；以及RS触发器，其与所述第三比较器连接，并输出带载短路错误检测信号。本发明可以同时实现IGBT硬开启错误检测和IGBT带载短路检测，并且结构简单易行，节省成本。
-
公开(公告)号：CN107393814B
公开(公告)日：2020-03-24
申请号：CN201710678411.X
申请日：2017-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/027 , H01L21/266 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种MOS功率器件及其制备方法，方法包括：提供一第一掺杂类型重掺杂的衬底，并于第一表面上形成第一掺杂类型轻掺杂的外延层；于外延层内形成阱区；于阱区内形成环绕JFET区的源区，并于环绕源区的阱区内形成保护区；于定义的JFET区进行所述第一掺杂类型的掺杂，形成JFET掺杂区；于外延层表面形成栅结构，并于所述栅结构表面沉积表面钝化层；形成与栅结构电连接的栅金属电极，于源区表面形成源金属电极，于衬底的第二表面形成漏金属电极。通过上述方案，本发明在常规平面栅MOSFET功率器件的JFET区域进行n型离子注入后，可以显著降低JFET区电阻，进而降低器件导通电阻；采用光刻胶代替常规的二氧化硅作为注入掩膜，大大降低工艺成本以及缩减工艺流程。
-
公开(公告)号：CN109917179A
公开(公告)日：2019-06-21
申请号：CN201910211777.5
申请日：2019-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R19/25
Abstract: 本发明提供一种电流检测系统，包括一功率器件，其功率发射极和辅助发射极之间连接有低通滤波器，低通滤波器包括滤波器电容和滤波器电阻；采样信号调节电路，与低通滤波器的电容输出端相连；信号整形电路，连接于功率发射极和辅助发射极之间；以及可编程器件，其与采样信号调节电路的输出端和信号整形电路的输出端相连，接收信号整形电路的信号作为启动信号，控制采样信号调节电路进行采样。本发明还提供了一种电流检测方法和一种可编程器件。本发明的电流检测系统可以实现功率器件寄生参数与检测系统的时间常数自动匹配，而不需对每个功率器件的寄生参数进行测量，因此提高了检测精度，并且此检测系统电路结构简单，易于集成。
-
公开(公告)号：CN107393814A
公开(公告)日：2017-11-24
申请号：CN201710678411.X
申请日：2017-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/027 , H01L21/266 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种MOS功率器件及其制备方法，方法包括：提供一第一掺杂类型重掺杂的衬底，并于第一表面上形成第一掺杂类型轻掺杂的外延层；于外延层内形成阱区；于阱区内形成环绕JFET区的源区，并于环绕源区的阱区内形成保护区；于定义的JFET区进行所述第一掺杂类型的掺杂，形成JFET掺杂区；于外延层表面形成栅结构，并于所述栅结构表面沉积表面钝化层；形成与栅结构电连接的栅金属电极，于源区表面形成源金属电极，于衬底的第二表面形成漏金属电极。通过上述方案，本发明在常规平面栅MOSFET功率器件的JFET区域进行n型离子注入后，可以显著降低JFET区电阻，进而降低器件导通电阻；采用光刻胶代替常规的二氧化硅作为注入掩膜，大大降低工艺成本以及缩减工艺流程。
-
-
-
-
-
-
-
-
-
Search Results
161
records
(took 0.071 seconds)
