一种去除冗余资源的综合工具逻辑简化方法、计算机可读存储介质及电子设备

    公开(公告)号:CN119227600A

    公开(公告)日:2024-12-31

    申请号:CN202411746908.7

    申请日:2024-12-02

    Inventor: 刘洋 魏育成

    Abstract: 本发明提供一种去除冗余资源的综合工具逻辑简化方法,包括,获取逻辑单元c的输出端口信号到逻辑单元c的逻辑单元输出映射集合,将逻辑单元c插入冗余逻辑单元集合;对冗余逻辑单元集合处理,包括,遍历电路网表中的每条线网,从逻辑单元映射集合中找出输出端口信号s为输出线网或具有keep属性线网的逻辑单元c,或者在逻辑单元输出映射集合中存在逻辑单元c1的输入端口信号与逻辑单元c的输出端口信号s相同时,将冗余逻辑单元集合中的逻辑单元c删除;获取电路网表中的冗余线网集合,从电路网表中删除冗余线网集合中的所有线网。本发明还提供了一种计算机可读存储介质及电子设备,以实现上述去除冗余资源的综合工具逻辑简化方法中的步骤。

    一种基于局部极大值的图像处理方法

    公开(公告)号:CN118506022B

    公开(公告)日:2024-11-19

    申请号:CN202410979144.X

    申请日:2024-07-22

    Abstract: 一种基于局部极大值的图像处理方法,包括:对待处理图像中所有的局部窗口进行遍历;设置待处理图像的像素幅度门限,与局部窗口的像素幅度进行比较;遍历局部窗口内的全部像素窗口,比较全部像素窗口的像素幅度值,保存并输出像素幅度值最大的像素窗口位置信息;局部窗口位置的下一个局部窗口开始遍历时,以像素幅度值最大的像素窗口位置作为起始位置。本申请提供一种基于局部极大值的图像处理方法,利用图像局部能量的连续性特征,在不降低局部极大值提取效果的情况下降低运算时间,显著提高图像中提取局部极大值的计算速度,达到快速计算的目的。

    利用低压器件实现耐高压的输入缓冲器及工作方法

    公开(公告)号:CN118232904B

    公开(公告)日:2024-11-19

    申请号:CN202410642190.0

    申请日:2024-05-23

    Abstract: 利用低压器件实现耐高压的输入缓冲器及工作方法,能够在高压环境中保证晶体管工作在安全的电压范围内,避免传统设计翻转点静态固定造成逻辑判断错误,提供良好的噪声裕度,有效地消除信号抖动,提高系统稳定性。堆叠单元通过堆叠原理降低晶体管的源漏电压;第一级电压钳位单元对堆叠单元的每个晶体管分别进行电压钳位,限制电压处在安全范围内;栅源电压调节单元对晶体管偏置,提高栅源电压;通过调整尺寸来调节第一级电路的迟滞电压;逻辑比较结果输入至电平转换电路,第二级电压钳位单元将高电平信号转换为芯片电压下的内部信号,使能控制单元在电路关断时利用使能信号阻止外部扰动对内部电路的影响,关断控制单元在电平转换期间关闭漏电通道。

    一种FPGA综合工具逻辑优化方法、存储介质以及电子设备

    公开(公告)号:CN118886394A

    公开(公告)日:2024-11-01

    申请号:CN202411319580.0

    申请日:2024-09-23

    Inventor: 刘洋 蔡刚 魏育成

    Abstract: 本发明提供一种FPGA综合工具逻辑优化方法,包括遍历电路网表中的每个触发器单元d,将触发器单元d的D输入端口信号到触发器单元d的映射关系存储至触发器输入集合内;对能够在触发器输入集合内查找到的每个多路选择器输出端口信号o,执行静态变量检查;对执行完静态变量检查后的每个多路选择器输出端口信号o,执行动态变量检查,并根据动态变量检查后的变量范围对多路选择器单元进行优化。本发明根据动态变量检查后确定一部分信号的变量范围,从而根据信号的变量范围对多路选择器单元进行优化,去掉一些不在变量范围内的逻辑分支,从而减少逻辑资源使用数量,提高电路综合后的性能。

    激光陀螺锁区的数字抖动驱动控制电路及工作方法

    公开(公告)号:CN118794419A

    公开(公告)日:2024-10-18

    申请号:CN202411260370.9

    申请日:2024-09-10

    Abstract: 激光陀螺锁区的数字抖动驱动控制电路及工作方法,更接近理想的线性输出,快速起振和抖动恢复,具有高的频率跟踪精度,抖动幅度足够大且稳定,提高陀螺在变温环境下的测量精度。电路包括信号依次经过的抖动驱动控制电路、抖动驱动电路、抖动机构、谐振腔和信号整形电路;抖动驱动控制电路包括:幅度控制回路、频率控制回路、脉宽控制电路;通过四倍频鉴相计数获得机械抖动偏频量,幅度控制回路提取机械抖动偏频量并获得实时机械抖动幅度;频率控制回路提取机械抖动频率并根据频率反馈信号计算出实时机械抖动频率;脉宽控制电路将机械抖动幅度和实时机械抖动频率作为参考对象进行比对,根据机械抖动幅度基准解算出误差,再进行实时控制补偿变化量。

    一种FPGA快速配置多个IP核的方法及装置

    公开(公告)号:CN118427148B

    公开(公告)日:2024-10-18

    申请号:CN202410823145.5

    申请日:2024-06-25

    Abstract: 本发明提供的一种FPGA快速配置多个IP核的方法,包括步骤一:向FPGA数据流内写入APB寄存器数据流;步骤二:FPGA配置接口获取写入APB寄存器数据流的所述FPGA数据流后解析数据流,并将解析结果写入相应的APB寄存器内;步骤三:APB时钟控制模块,将目标APB通道的时钟打开,所述APB通道控制模块读取所述APB寄存器中的数据,并将所述APB寄存器中的所述解析结果对应的值发给APB通道接口转换模块转换为符合APB接口协议的信号,所述APB通道接口转换模块将所述信号发送给待配置IP核。该技术方案的有益效果在于,各个APB通道可以独立打开也可以一起打开,极大增强了对各IP核配置的灵活性以及配置速度。还提供一种FPGA快速配置多个IP核的装置,应用上述方法进行多个IP核的配置。

    一种自动优化时序性能的增量装箱方法及装置

    公开(公告)号:CN118569176A

    公开(公告)日:2024-08-30

    申请号:CN202411045308.8

    申请日:2024-08-01

    Inventor: 刘洋 蔡刚 魏育成

    Abstract: 一种自动优化时序性能的增量装箱方法及装置,在整体布局完成后对关键路径上BLE增量调整CLB的位置,根据调整后时序是否变化来决定是否接受此次调整;调用时序分析获取建立时间裕度最小的连接集合C,对C中的每条连接,执行增量装箱将该连接起点的BLE移动到该连接终点BLE所在的CLB,增量装箱将该连接终点的BLE移动到该连接起点BLE所在的CLB;如果2次增量装箱中有一次可行,并使建立时间裕度最小值worst_slack变好或slack最小连接数量变少,则保持结果,更新C,转入下一轮;否则还原增量装箱前结果,转入C中下一条连接的优化中,通过这样迭代优化来进一步减少关键路径的延时,提高电路的时序性能。

    一种FPGA BRAM时序脉宽控制方法及电路

    公开(公告)号:CN118538258A

    公开(公告)日:2024-08-23

    申请号:CN202411003184.7

    申请日:2024-07-25

    Abstract: 本发明提供了一种FPGA BRAM时序脉宽控制方法及电路,通过使用跟踪电路对SRAM的存储阵列读写工作过程进行跟踪,得到全局工作时钟信号在SRAM存储阵列的工作时长,通过使用脉宽控制电路模块来控制全局工作时钟信号在上升沿后高电平的脉冲长度,当跟踪电路完成对SRAM存储阵列的工作时长跟踪后,给出下拉高电平的触发信号通过脉宽控制电路模块将全局时钟工作信号下拉为低电平,达到对FPGA BRAM时序脉宽自动控制的目的。

    一种基于局部极大值的图像处理方法

    公开(公告)号:CN118506022A

    公开(公告)日:2024-08-16

    申请号:CN202410979144.X

    申请日:2024-07-22

    Abstract: 一种基于局部极大值的图像处理方法,包括:对待处理图像中所有的局部窗口进行遍历;设置待处理图像的像素幅度门限,与局部窗口的像素幅度进行比较;遍历局部窗口内的全部像素窗口,比较全部像素窗口的像素幅度值,保存并输出像素幅度值最大的像素窗口位置信息;局部窗口位置的下一个局部窗口开始遍历时,以像素幅度值最大的像素窗口位置作为起始位置。本申请提供一种基于局部极大值的图像处理方法,利用图像局部能量的连续性特征,在不降低局部极大值提取效果的情况下降低运算时间,显著提高图像中提取局部极大值的计算速度,达到快速计算的目的。

Patent Agency Ranking