-
公开(公告)号：CN109491434B
公开(公告)日：2021-07-23
申请号：CN201811616031.4
申请日：2018-12-27
Applicant: 复旦大学
IPC: G05F1/56
Abstract: 本发明属于集成电路技术领域，具体为一种应用于5G基站的CMOS集成电路带隙基准源。本发明电路结构包括带隙基准核心模块、带隙基准补偿模块、电压电流转换模块以及启动电路模块；带隙基准核心模块、带隙基准补偿模块、电压电流转换模块通过PMOS晶体管的栅端电压偏置连接构成带隙基准源的核心电路。本发明通过加入NMOS晶体管和电阻来提高带隙基准的精度。该带隙基准源在室温下输出1.2V的电压，且具有较低的温度系数和较高的电源抑制比；由晶体管和电阻组成的混合高阶矫正网络，使得该电路在超过120度的温度下仍然具有很好的线性度，特别适合用作5G基站的CMOS集成电路带隙基准源。
-
公开(公告)号：CN109818612B
公开(公告)日：2021-04-30
申请号：CN201910022317.8
申请日：2019-01-10
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种应用于毫米波通信系统的频率源。本发明频率源的电路结构包括：鉴频鉴相器、电荷泵，环路滤波器、压控振荡器、频率控制器、小数分频器及前置分频器；初始频率的信号和由小数分频器反馈来的信号输入至鉴频鉴相器，鉴频鉴相器对两个信号比较后，输出信号至电荷泵；电荷泵的输出经过环路滤波器的滤波，输出给压控振荡器；压控振荡器在频率控制器的控制下输出一个频率信号，并经过前置分频器和小数分频器反馈给鉴频鉴相器；压控振荡器的电容阵列由电容管对组成，每个电容管对的控制电压信号由频率控制器的相应的控制单元独立控制，从而实现频率的精准控制，频率的调谐速度快，调谐精度高。
-
公开(公告)号：CN106357269B
公开(公告)日：2020-05-26
申请号：CN201610807327.9
申请日：2016-09-07
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种用于高速时间交织模数转换器中的输入缓冲器。本发明的输入缓冲器包括时间交织模数转换器模型、一级低电平转高电平的缓冲器、一级高电平转低电平的缓冲器；两级缓冲器采用源跟随器的结构，通过第一级缓冲器隔离输入信号和各个通道，通过各个通道内的第二级缓冲器减少通道间的信号干扰以及电荷注入对于前一级信号的影响。本发明用于时间交织的高速高精度奈奎斯特ADC中，在第一级缓冲器中引入前馈电容来提高精度，在第二级缓冲器中引入N、P两路输入来提高速度、减少功耗。相对于已有的缓冲器，本发明提出了适用于时间交织ADC的两级缓冲器结构，并针对逐级设计给出了优化设计方案。
-
公开(公告)号：CN109782361A
公开(公告)日：2019-05-21
申请号：CN201910022283.2
申请日：2019-01-10
Applicant: 复旦大学
IPC: G01V3/12
Abstract: 本发明属于集成电路技术领域，具体为一种应用于毫米波无源成像的高增益接收机。本发明采用一种超可再生的接收机电路，该电路结构包括：输入匹配网络，变压器匹配网络，一个包络检波器，变压器匹配网络中包括差分晶体管对。本发明可用于无源成像系统。相比于传统的无源毫米波成像系统，本发明提出的高增益接收机可以实现超宽带的电磁波能量采集和100dB的增益，通过动态的调节包络检波器的偏置电压，可以实现动态的调节其接收机的接收范围。本发明采用砷化镓0.15um的工艺，实现了从80GHz到100GHz的无源成像。接收机的噪声系数仅为1.5dB，接收机的增益为100dB，动态范围为60dB，本发明彻底克服了工艺误差、温度漂移带来的带宽变化的问题。
-
公开(公告)号：CN109491434A
公开(公告)日：2019-03-19
申请号：CN201811616031.4
申请日：2018-12-27
Applicant: 复旦大学
IPC: G05F1/56
CPC classification number: G05F1/561
Abstract: 本发明属于集成电路技术领域，具体为一种应用于5G基站的CMOS集成电路带隙基准源。本发明电路结构包括带隙基准核心模块、带隙基准补偿模块、电压电流转换模块以及启动电路模块；带隙基准核心模块、带隙基准补偿模块、电压电流转换模块通过PMOS晶体管的栅端电压偏置连接构成带隙基准源的核心电路。本发明通过加入NMOS晶体管和电阻来提高带隙基准的精度。该带隙基准源在室温下输出1.2V的电压，且具有较低的温度系数和较高的电源抑制比；由晶体管和电阻组成的混合高阶矫正网络，使得该电路在超过120度的温度下仍然具有很好的线性度，特别适合用作5G基站的CMOS集成电路带隙基准源。
-
Patent Agency Ranking
公开(公告)号：CN108809310A
公开(公告)日：2018-11-13
申请号：CN201810598726.8
申请日：2018-06-12
Applicant: 复旦大学
IPC: H03M1/12
CPC classification number: H03M1/1245
Abstract: 本发明属于集成电路技术领域，具体为一种无源基于时间交织SAR ADC的带通Delta‑Sigma调制器。其包括一个两路时间交织的SAR ADC；其整体结构为一个两通道的调制器结构，其每一路结构中包括一对差分的噪声整形模块；每一路的SAR ADC中的DAC阵列采用MOM电容，由511个单位电容组成，拥有9比特的输出精度；每一路通道的SAR ADC中还包括一个四输入比较器和逐次逼近的逻辑电路。本发明的调制器将通带从低频转移到了四分之一采样频率处，在需要特定频带的应用的模数转换中，由于采用了SAR ADC的基础结构且用了无源的滤波器结构，大大减小了电路的速度开支和功耗开支。
-
公开(公告)号：CN104883188B
公开(公告)日：2018-04-03
申请号：CN201510220289.2
申请日：2015-05-04
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属于集成电路技术领域，具体为一种全数字实现的闪烁型模数转换器。本发明结构包括：由两组并联三态门和去耦合电容构成的差分信号采样保持阵列，由与非门/非门和去耦合电容构成的具有使用内置参考电压的（2N‑1）个差分延时链对阵列，以及锁存器阵列；差分信号经两个相同的采样保持阵列，每一个DDLP对应一对差分参考电压，差分信号在保持期间控制相应DDLP产生不同延时，延时链的延时由若干个与非门和非门决定，并经过去耦合电容实现微调；再经过锁存器比较，得到DDLP的两个输出上升沿的延时大小，得到温度计码的数字比较输出。本发明可以在较高速度下实现较好的模数转换性能，节省面积、功耗，同时也降低了设计复杂度。
-
公开(公告)号：CN104168020B
公开(公告)日：2017-10-10
申请号：CN201410408302.2
申请日：2014-08-19
Applicant: 复旦大学
IPC: H03M1/10
Abstract: 本发明属于模数转换器技术领域，具体为一种逐位逼近型模数转换器的电容非线性校准电路及方法。电路结构包括一数模转换器，时钟控制电路，校正逻辑控制电路，误差测量及存储电路，加法器逻辑，比较器以及逐位逼近型模数转换器逻辑电路。该方法步骤为：校准逻辑控制电路开启，模数转换器进行误差测量，误差测量及存储电路分别计算各位电容的误差系数并存储；待误差系数都存储完毕，校准逻辑控制电路关闭，模数转换器通过加法器将输出码与误差系数相加得到最终校准输出码。本发明适用于高精度低功耗逐位逼近型模数转换器，主要优势在于不增加额外模拟电路的情况下校准电容阵列中由于寄生电容及电容阵列失配引起的非线性误差，硬件及功耗代价小。
-
公开(公告)号：CN106817131A
公开(公告)日：2017-06-09
申请号：CN201510857000.8
申请日：2015-11-30
Applicant: 复旦大学
IPC: H03M1/38
Abstract: 本发明提供了一种基于动态振铃式运算放大器的高速流水线-逐次逼近型ADC，包括：流水线型量化前端，实现该ADC中的高位的量化，其中该流水线型量化前端内设置有用于进行残差放大的动态振铃式残差放大器；余量量化后端，由两个逐次逼近型ADC子通道构成，用于实现ADC中的低位的比较量化，其中该两个逐次逼近型ADC子通道的输入端分别连接该动态振铃式残差放大器的输出端；数字选择和冗余位校准模块，与该两个逐次逼近型ADC子通道的输出端相连接并用于实现双通道时间交织的该逐次逼近型ADC的数字输出选择、数字输出的时刻对准以及冗余位校准。本发明相对于传统的流水线-逐次逼近型ADC的高速率、低功耗的特点，减小了级间残差放大器静态功耗的开销。
-
公开(公告)号：CN106067817A
公开(公告)日：2016-11-02
申请号：CN201610411806.9
申请日：2016-06-14
Applicant: 复旦大学
CPC classification number: H03M1/0695 , H03M1/38
Abstract: 本发明属于集成电路技术领域，具体为基于可控非对称动态比较器的1.5比特冗余加速的逐次逼近型模数转换器。本发明提供的模数转换器结构包括两个相同的栅压自举开关，一组对称的N位二进制电容阵列，两个可控非对称动态比较器，一个普通动态比较器和SAR ADC的数字逻辑电路模块。本发明引入1.5比特冗余加速技术，缩短了等待前几位建立完全的时间，加快了模数转换器的转换速率，增加了冗余度，减少误码、失码，提高精度。相比于传统技术，能够大幅度简化电路规模，特别是省略参考电压产生电路，继而降低模数转换器的功耗和面积，迅速变化建立等效参考电压值，加快模数转换器的转换速度，且具有普适性，可以应用于其他0.5比特的应用场景。
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.04 seconds)
