-
公开(公告)号：CN102006071A
公开(公告)日：2011-04-06
申请号：CN201010603977.4
申请日：2010-12-24
Applicant: 复旦大学
IPC: H03M1/10
Abstract: 本发明属于集成电路技术领域，具体为一种用于流水线结构模数转换器的余量增益电路。该余量增益电路至少包含一个运算放大器，四个比较器，三个采样电容，一个反馈电容，六个开关，一个加法器和一个编码电路。其中比较器的结果通过加法器相加后经过编码电路控制开关。本发明通过增加部分比较器的数目以及重新安排比较器的位置，提高比较器失调电压的校准范围。在每级多比特结构的余量增益电路中作用尤其明显。
-
公开(公告)号：CN101895264A
公开(公告)日：2010-11-24
申请号：CN201010222245.0
申请日：2010-07-09
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种用于流水线模数转换器的高速低功耗大摆幅的运算放大器。该运算放大器由输入尾电流源管，差分输入对管，N型共栅管，P型共栅管，P型负载管，复制电路，以及自举电路构成。具体采用增益自举套筒式共源共栅结构，使尾电流源管和PMOS负载管工作在线性区以增大其输出摆幅，用复制电路动态调整尾电流源栅极电压，维持其电流恒定，增大其输出阻抗，从而改善共模抑制比和电源抑制比。本运算放大器实现高速度、低功耗、大输出摆幅、高共模抑制比和高电源抑制比。
-
公开(公告)号：CN101807915A
公开(公告)日：2010-08-18
申请号：CN201010148260.5
申请日：2010-04-15
Applicant: 复旦大学
IPC: H03L7/08
Abstract: 本发明属于集成电路技术领域，具体涉及一种应用于整数分频锁相环路中的PFD(鉴频鉴相器)和CP(电荷泵)电路。其中，PFD电路采用4个Latch，使得输出信号UP和UPB、DN和DNB具有很好的对称性，以减小对CP电路的时钟馈通效应和电荷注入效应；另外采用2个小尺寸的PMOS管，以实现了电平恢复功能，解决UP、UPB、DN、DNB四路信号在电路刚上电时的不确定状态，避免CP的工作错误。CP电路中采用2个轨到轨的恒定跨导运放，以解决电流失配、电荷分享的问题；采用4个dummy管，以解决电荷注入的问题；采用2个小尺寸电阻，以有效地降低充放电电流尖峰。
-
公开(公告)号：CN101217278A
公开(公告)日：2008-07-09
申请号：CN200810032489.5
申请日：2008-01-10
Applicant: 复旦大学
IPC: H03M1/06
Abstract: 本发明属集成电路技术领域，具体为一种可抑制采样时钟相位偏差影响的时间交错模数转换器。它由前端采样保持电路、各个通道的采样保持电路、子模数转换器以及多路复用器组成。其中，子模数转换器由缓冲器、参考电阻串、两级粗子预放大电路、细子预放大电路、两级折叠电路、有源内插电路、比较器、编码电路连接构成。两个通道生成的二进制数字信号通过多路复用器输出，成为整个模数转换器的输出。本发明抑制了通道间采样时钟相位偏差的影响，其采用的采样保持电路也大大提高采样的动态性能，并抑制了采样开关的时钟馈通效应。
-
公开(公告)号：CN1777037A
公开(公告)日：2006-05-24
申请号：CN200510111069.2
申请日：2005-12-01
Applicant: 复旦大学
Abstract: 本发明属集成电路技术领域，具体为一种可抑制比较器失调影响的流水线结构模数转换器。它由采样保持电路、九级流水线模块、末级比较器、时间延迟对齐电路和数字校正电路经电路连接构成。其中，各级流水线模块结构相同，均由余量增益电路、子模数转换器和子数模转换器组成；余量增益电路采用逐级递减原则按比例设计。末级比较器用于校正第9级流水线模块中比较器失调引起的误差。这样，9级子模数转换器和一个比较器共输出19位数据，经过时间延迟电路后得19位同步数据，再经过数字校正电路后得到最后10位量化数据输出。本发明大大提高了模数转换器性能的稳定性。
-
Patent Agency Ranking
公开(公告)号：CN1561002A
公开(公告)日：2005-01-05
申请号：CN200410016675.1
申请日：2004-03-02
Applicant: 复旦大学
IPC: H03M1/66
Abstract: 本发明为一种千兆以太网发送电路中的数模转换器。它由温度译码模块、开关锁存器阵列模块、电流单元阵列模块和锁相环电路模块组成。系统的5bit数字信号给温度译码电路，经过编码后输出16bit数字信号，分别送入开关锁存器模块处理，得到128路数字开关信号，作为电流单元阵列的输入，并控制电流单元的打开或关闭；锁相环电路为数模转换器提供采样时钟以及用于4ns时序控制所需的一系列时钟。本发明能将输出模拟电平的转换时间控制在3ns－5ns之间。
-
公开(公告)号：CN118041542A
公开(公告)日：2024-05-14
申请号：CN202311504204.4
申请日：2023-11-13
Applicant: 复旦大学
Abstract: 一种格基签名高效并行快速实现方法。本发明基于多项式系数远小于模数这一特征，提出了并行的高效安全的小系数多项式乘法实现方法。首先，将多项式系数间耗时的乘法运算转化为加减移位运算；进一步，通过平移将多项式系数及计算中间值变成非负整数并在最后消除平移的影响，并基于此给出并行版本的小多项式乘法高效实现方法；进一步，为了计算的高效，采用提前检查技术优化并行小系数多项式乘法，对于拒绝采样，拒绝概率越大的部分进行优先计算并优先检查；进一步，出了快速挑战多项式采样方法，可很好地结合并行小系数多项式乘法方法进一步加速乘法过程；对私钥结构进行调整，以更好适应签名过程中并行小多项式乘法运算，进一步提高签名效率。
-
公开(公告)号：CN114640364A
公开(公告)日：2022-06-17
申请号：CN202210179986.8
申请日：2022-02-25
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种全集成超声回波信号接收系统。本发明系统包括低噪声放大器、第一衰减器、第二放大器、第二衰减器、滤波器和模数转换器；低噪声放大器作为第一级电路接收一个或多个超声回波信号，第一衰减器根据超声回波信号强度变化，产生一组第一衰减回波信号。第一衰减回波信号被第二放大器放大后产生的放大信号被第二衰减器根据信号强度变化衰减，产生一组第二衰减回波信号；滤波器配置为接收第二衰减回波信号并滤除部分干扰与噪声后将回波信号输出至转换器；模数转换器与滤波器耦合将接收到的滤波回波信号转换为数字信号。本发明系统拓展了超声回波信号接收系统输入动态范围，优化了集成系统噪声性能并节约了面积。
-
公开(公告)号：CN102332877B
公开(公告)日：2014-09-03
申请号：CN201110206385.3
申请日：2011-07-22
Applicant: 复旦大学
Abstract: 本发明属于射频集成电路技术领域，具体为一种带有片上有源Balun的差分CMOS多模低噪声放大器。它由匹配级、放大级、反馈级和负载级组成第一级放大器；由有源片上Balun构成第二级放大器。其中，匹配级使用键合线电感、寄生电容、栅极电感与电路输入阻抗组成匹配网络；放大级使用共源级NMOS管与PMOS管作为输入端，共栅级NMOS管作为电流跟随器；输入NMOS管栅极与电流跟随器NMOS管漏极之间的NMOS管与电阻构成“电压-电流”型负反馈通路；第三级放大器的有源Balun分别使用共源和源跟随器来实现Balun的单转双功能。本发明结构简单，占用芯片面积小，功耗低，带宽覆盖范围大，增加电路可实用性。该低噪声放大器可以应用于0.5～10.6GHz的多模接收机前端中。
-
公开(公告)号：CN103795379A
公开(公告)日：2014-05-14
申请号：CN201410021634.5
申请日：2014-01-17
Applicant: 复旦大学
IPC: H03K5/22
Abstract: 本发明属于集成电路技术领域，具体为一种基于误差自消除技术的动态比较器。其结构包括：由偏置电路构成的偏置级，采用误差自消除技术的输入预放大级，用于输入预放大级输出波形整形的反向级和采用时域比较的输出级；偏置级通过时钟信号控制输入预放大级的放电电流源的偏置；输入预放大级在预充电阶段采样误差信号并在放电的比较阶段消除误差；输入预放大级的输出波形连接到反向级整形；经反向级整形后的输出信号输入到输出级进行时域比较，输出级输出的结果即为比较器的比较结果。本发明相对于传统的动态比较器对晶体管失配造成的误差有很好的消除效果，可以大幅度的地提高动态比较器的精度。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.031 seconds)
